国产3nm半导体工艺再刷屏 但距量产还远

今天有多家媒体报道了中国科研人员实现了3nm半导体工艺的突破性进展，香港《南华早报》称中科院微电子所团队的殷华湘等人研究出了3nm晶体管，相当于人类DNA链条宽度，这种晶体管解决了玻尔兹曼热力学的限制。在中国半导体芯片正在被美国卡脖子的今天，国内科研人员实现3nm晶体管技术具有重要意义，南华早报在文章中也提到了该技术的意义——过去我们只能看着别人竞赛，现在可以参与这场竞赛了。

不过这个技术具体如何呢？找了下，南华早报的新闻源是中科院微电子所的通告，官方介绍的内容如下：

现有硅基晶体管受玻尔兹曼热力学限制，室温下亚阈值摆幅SS≥60mV/dec，阻碍了工作电压的继续降低。当集成电路技术进入5纳米及以下节点，随着集成度的持续增加，在维持器件性能的同时面临功耗急剧增加的严重挑战。

先导中心殷华湘研究员的团队在主流后HKMG FinFET集成工艺的基础上，通过材料工艺优化和多栅器件电容匹配设计，结合高质量低界面态的3纳米铪锆金属氧化物薄膜，研制成功性能优异的NC-FinFET器件，实现了SS和阈值电压回滞分别为34.5mV/dec和9mV的500纳米栅长NC-FinFET器件，以及SS和阈值电压回滞分别为53mV/dec和40mV的20纳米栅长NC-FinFET器件。

其中，500纳米栅长NC-FinFET器件的驱动电流比常规HfO2基FinFET器件（非NC-FinFET）提升了260%且电流开关比（Ion/Ioff）大于1x106，标志着微电子所在新型NC-FinFET器件的研制方面取得了重要进展。

上述最新研究结果发表在国际微电子器件领域的顶级期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2891364），并迅速受到国际多家研发机构的高度关注。

该项集成电路先导工艺的创新研究得到国家科技重大专项02专项和国家重点研发计划等项目的资助。

图1 （a）负电容FinFET基本结构；（b-c）三维器件沟道结构与铁电HZO膜层结构；

（d-e）器件I-V与SS特性；（f）最新器件性能国际综合对比（SS与回滞电压越小越好）

官方通报里用词要严谨的多，提到的3nm实际上说的是3nm氧化物薄膜的厚度，没有确定说是3nm工艺，不过这个技术也确实是用于5nm节点之后的工艺中。

不过这个所谓的负电容技术还是学术研究，南华报道中提到了殷华湘表示该技术具备应用实力，但是殷华湘也提到了这个技术距离商业化应用还有数年时间，团队还在致力于解决材料及质量控制等问题。

简单来说，这次的国产突破3nm工艺报道依然是一项重要的学术进展，但在半导体工艺上这样的例子太多了，除非能很快量产并且具备更好的性能或者更低的成本，否则这些工艺很难取代现在的半导体技术。