0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

集成电路的器件隔离 Device Isolation

电子工程师 来源:fqj 2019-05-06 09:00 次阅读

集成电路制造需要某种隔离工艺将单个器件隔离开来。因为半导体集成电路是在同一块半导体硅片上,通过平面工艺技术制造许多元件和器件(如电阻电容二极管、三极管等),并按需要将它们连接在一起,形成具有一定功能的电路。这些元件和器件所处的电位不同,相互之间必须绝缘隔离,否则半导体本身的电导将这些元件相互连通,就不可能在一个单晶片上制作集成电路。为此,必须设法使它们在电性能方面隔离开来,这就是隔离工艺所要达到的目的。衡量隔离工艺模块的指标有:密度、工艺复杂度、成品率、平坦化程度和寄生效应。在这些指标间存在着折中。常用的器件隔离方法有PN结隔离、LOCOS隔离、沟槽隔离[1]。

PN结隔离

pn结隔离是集成电路生产中比较常用的方法,特别是在一些无特殊要求的小规模集成电路中。它是利用pn结反向偏置时呈高电阻性,来达到各元件互相绝缘隔离的目的。实现隔离有多种方法,但用得最多的还是一次外延、二次扩散pn结隔离工艺,简称标准pn结隔离或pn结隔离[2]。

为了实现pn结隔离,衬底材料必须选用p型单晶,以便和n型外延层之间形成pn结。这一pn结击穿电压的大小主要取决于衬底电阻率的高低。从提高击穿电压和减小隔离结寄生电容考虑,衬底的电阻率高一点好。但选得过高,在长时间的隔离扩散中,会增加外延层向衬底的推移,使隔离时间加长。同时高阻的单晶较贵,因此电阻率不能取得太高,在一般电路中为8到13欧姆厘米。为了得到平坦均匀的扩散结面,还应选用<111>晶向的硅单晶。厚度一般为300到350微米,应选用位错密度较低(一般应小于3000个/平方厘米),有害杂质少的硅单晶片[1]。

集成电路的器件隔离 Device Isolation

图1 PN结隔离工艺

LOCOS隔离

传统的硅局部氧化(Local Oxidation of Sillicon, LOCOS)隔离技术是利用光刻刻蚀技术在硅基板上的氮化硅上开出氧化窗口,利用氮化硅的掩模作用在大约1000摄氏度的高温下对没有氮化硅覆盖的场区进行氧化。氧化后氧化层表面将高出硅基板表面,高度大约是氧化膜厚度的55%,形成一定程度的不平坦表面,给后续工艺带来不利影响。再者,氧化生长时,横向的氧化生长将向器件的有源区延伸,形成所谓的“鸟嘴”现象。“鸟嘴”的出现,不但占据了一定的有源区面积,而且在极小尺寸下,使得漏电流问题越来越突出,极大地影响到器件的性能[3]。

集成电路的器件隔离 Device Isolation

沟槽隔离

沟槽(Shallow Trench Isolation, STI)隔离技术起源于80年代,由于它的高成本和工艺的不成熟性,直到最近一两年才被人们所接受。该工艺是一种完全平坦的、完全无“鸟嘴”现象的新型隔离技术。其工艺流程如图所示,隔离技术完全回避了高温工艺;严格保证器件有源区的面积;硅基板表面与隔离介质表面完全在同一平面上;改善了最小隔离间隔和结电容。同时,低温工艺也可以潜在地增加产量,降低成本。这些优点使得STI隔离成为深亚微米时代器件不可或缺的隔离技术。STI隔离主要适应极小尺寸器件对极小特征尺寸、器件可靠性的要求。在极小尺寸下,要求场区和有源区的面积非常小;同时,对器件的漏电流也极为敏感。STI隔离工艺主要有以下各关键工艺:氧化和氮化硅生长、沟壑光刻刻蚀、HDP High Density Plasma,高密度等离子体)二氧化硅生长、二氧化硅CMP Chemical Mechanical Planarization)、氮化硅去除等工艺步骤[3]。

集成电路的器件隔离 Device Isolation

图3沟槽隔离工艺步骤

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5304

    文章

    10547

    浏览量

    352380
  • 半导体
    +关注

    关注

    327

    文章

    24172

    浏览量

    201054

原文标题:集成电路的器件隔离(Device Isolation)

文章出处:【微信号:wc_ysj,微信公众号:旺材芯片】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    集成电路的检测常识

    探头不要由于滑动而造成集成电路引脚间短路,最好在与引脚直接连通的外围印刷电路上进行测量。任何瞬间的短路都容易损坏集成电路,在测试扁平型封装的CMOS集成电路时更要加倍小心。严禁在无
    发表于 06-24 08:59

    电子元器件基础:集成电路应用电路识图方法

    各引脚外电路结构、元器件参数等,从而表示了某一集成电路的完整工作情况。  ②有些集成电路应用电路中,画出了
    发表于 08-20 15:59

    双极型集成电路的特点有哪些?

    双极型集成电路的制造工艺,是在平面工艺基础上发展起来的。与制造单个双极型晶体管的平面工艺相比,具有若干工艺上的特点,具体的由均特利为你详细的进行分析。1.双极型集成电路中各元件之间需要进行电隔离
    发表于 01-10 14:23

    关于分立器件集成电路的问题

    分立器件集成电路在电子未来的发展上是相对的吗?在下无知学生party,请教各位,勿喷。感谢
    发表于 01-07 08:20

    什么是集成电路集成电路的分类

    1什么是集成电路集成电路,英文为IntegratedCircuit,缩写为IC;顾名思义,就是把一定数量的常用电子元件,如电阻、电容、晶体管等,以及这些元件之间的连线,通过半导体工艺集成在一起的具有
    发表于 07-29 07:25

    什么是集成电路

    什么是集成电路集成电路(integrated circuit)是一种微型电子器件或部件。采用半导体工艺,把一个电路中所需的晶体管、电阻、电容和电感等元件及布线在一块或几块半导体晶片上
    发表于 11-11 08:22

    薄膜集成电路--薄膜电阻

    薄膜电阻应用于光通讯、 射频微波毫米波通讯,如放大、耦合、衰减、滤波等模块电路。电阻网络应用于微波集成电路中,能够缩小电路板空间,降低元器件成本。薄膜衰减器应用于光通讯、微波
    发表于 03-28 14:19

    电子元器件集成电路测量

    电子元器件集成电路测量:电子元器件集成电路测量?4.1 电阻、电感和电容的测量4.1.1 阻抗的概念如图4.1所示,一个二端元件或一个无源网络的一对输入端施加一激励电
    发表于 12-06 21:41 0次下载

    光电隔离器驱动1A晶体管集成电路

    光电隔离器驱动1A晶体管集成电路
    发表于 12-23 17:35 656次阅读
    光电<b class='flag-5'>隔离</b>器驱动1A晶体管<b class='flag-5'>集成电路</b>

    厚膜集成电路,厚膜集成电路是什么意思

    厚膜集成电路,厚膜集成电路是什么意思 用丝网印刷和烧结等厚膜工艺在同一基片上制作无源网络,并在其上组装分立的半导体器件
    发表于 03-20 16:17 954次阅读

    集成电路器件基础及应用

    本文章内容主要介绍集成电路器件基础及应用、模拟集成基本单元电路基础等等内容,以供众网友参考。
    发表于 08-30 09:19 24次下载

    集成电路四大基本元器件是哪些?

    集成电路四大基本元器件是哪些? 集成电路是现代电子技术中不可或缺的一部分,它可以将成千上万个电子元器件集成在一个芯片上,向我们提供了高速且高
    的头像 发表于 08-29 15:46 2406次阅读

    集成电路是由什么组成的?集成电路由多少元器件组成?

    集成电路是由什么组成的?集成电路由多少元器件组成? 随着电子技术的不断发展,集成电路已经成为现代电子产品中不可或缺的组成部分。那么,集成电路
    的头像 发表于 08-29 16:14 2262次阅读

    集成电路的核心是什么?集成电路有哪些器件?

    集成电路的核心是什么?集成电路有哪些器件? 集成电路的核心是晶体管,这是一种半导体材料制成的器件,可用于控制电流。
    的头像 发表于 08-29 16:14 2112次阅读

    集成电路芯片的基本概念 集成电路材料与器件 集成电路介绍

    集成电路芯片的基本概念 集成电路材料与器件 集成电路介绍 集成电路芯片是一种将数百万个微小的晶体管、电容器和电阻器等电子元件压缩在一个芯片上
    的头像 发表于 08-29 16:19 2108次阅读