集成JESD204A数据转换器串行接口减少通信应用中的功耗和空间
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
转换器
+关注
关注
27文章
9365浏览量
155108 -
adc
+关注
关注
100文章
7391浏览量
553782 -
低功耗
+关注
关注
12文章
2990浏览量
106245
发布评论请先 登录
相关推荐
热点推荐
ADC32J22 双通道、12位、50MSPS模数转换器（ADC）技术手册
输入分频器为系统时钟架构设计和SYSREF输入提供了更大的灵活性 实现完整的系统同步。这些设备支持JESD204B接口，以减少 接口线的数
LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册
B 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用，14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结
B 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用，14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
LMK04616 超低噪声低功耗JESD204B兼容时钟抖动清除器总结
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器，支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B
LMK04828-EP 超低噪声JESD204B兼容时钟抖动清除器总结
LMK04828-EP 器件是业界性能最高的时钟调理器，支持 JESD204B。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻
LMK04368-EP 超低噪声JESD204B/C双环路时钟抖动清除器总结
JESD204B/C 转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于 JESD204B/C 应用，14 个输出中的每一个都可以单独配置为传统时钟系统的高性能
JEDSD204B标准verilog实现-协议演进
年发布）
发布时间
2006年（JEDEC标准JESD204）
2008年（JEDEC标准JESD204A）
2011年（JEDEC标准JESD204B）
核心定位
定义首个串行化
发表于 09-05 21:18
JESD204B IP核的配置与使用
物理层的位置，一种是物理层在JESD204 IP里；另外一种是物理层在JESD204 IP外部，需要再配置JESD204 phy IP核进行使用。
替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B
1. 概述PC7044是一款高性能双环路的整数时钟抖动消除器，可以为具有并行或串（JESD204B型）接口的高速数据转换器执行参考时钟选择和
发表于 05-08 15:57
一文详解JESD204B高速接口协议
JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种。
AD9680 JESD204B接口的不稳定会导致较大的电流波动，怎么解决？
AD采集芯片为AD9680-1000，时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时，jesd204B （串行线速 = 5 Gbps） 稳定。但是，当 AD 采样时钟为 800MHz
发表于 04-15 06:43
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
ila_2.xcix
-a---2025/3/12 17:193437424 jesd204_0.xcix
-a---2025/3/12 17:093409671 jesd204
发表于 03-12 22:21
JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗？
请问各位大侠：JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗，该接口同Rapid/PCIe的物理层Serdes接口有何区别，谢谢！
发表于 02-08 09:10
JESD204B使用说明
能力更强，布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集，
工商网监
评论