终于知道了连接到串行转换器-II的作用了

我在建立ADC与微控制器之间的通信时遇到了问题。如果你还记得，无论模拟输入电压如何，微控制器似乎总是读取FFF（HEX）的转换结果。可能导致这种情况的原因是什么？

A.有许多与时序相关的错误来源。您可以通过将所有定时信号连接到逻辑分析仪或多通道示波器来开始解决此问题（至少需要三个通道才能同时查看所有信号）。您在屏幕上看到的内容与下图中的时序图类似。首先确保正在生成启动转换命令（CONVST）（来自微型或来自独立振荡器）。常见的错误是应用极性错误的CONVST信号。转换仍在执行，但不会在您预期的情况下执行。同样重要的是要记住，CONVST信号通常需要最小脉冲宽度（通常约为50 ns）。快速微处理器的标准写入或读取脉冲可能无法满足此要求。如果太短，可以通过插入软件等待状态来扩展脉冲宽度。

确保微控制器在读周期开始之前等待转换完成。您的软件应该记录转换所需的时间或等待来自ADC的转换结束（EOC）指示器以在微处理器中生成中断。确保EOC信号的极性正确，否则ADC将在转换过程中产生中断。如果微控制器没有响应中断，则应检查软件中断的配置。

在不寻址时考虑串行时钟线（SCLK）的状态也很重要。转换器。正如我在前面的讨论中提到的，有些DAC和ADC在连续串行时钟下无法正常工作。除此之外，某些器件要求SCLK信号始终在一个特定状态下空闲。

Q.好。我发现并纠正了我的软件中的一些错误，事情似乎正在改善。转换器的数据随着输入电压的变化而变化，但转换结果似乎没有可识别的格式。

A再一次，有许多可能的错误来源。 ADC将以直接二进制或二进制补码格式输出其转换结果（不再广泛使用BCD数据转换器）。检查您的micro是否配置为接受适当的格式。如果micro不能被配置为直接接受二进制补码，则可以通过将数字与100进行异或来将数据转换为直接二进制。 。 。 00二进制。

通常，串行时钟的前沿（上升沿或下降沿）将使能数据输出ADC和数据总线。然后，后沿将数据计时到微观。确保micro和ADC都按照相同的约定运行，并且所有设置和保持时间都得到满足。转换结果恰好是人们预期的一半或两倍，这是一个迹象表明数据（尤其是MSB）正在错误的边缘上运行。同样的问题在串行DAC中表现为输出电压是预期值的一半或两倍。

驱动转换器的数字信号应该是干净的。除了可能对设备造成长期损坏外，过冲或下冲还可能导致转换和通信错误。该图显示了一个具有较大过冲尖峰的信号，驱动单电源转换器的时钟输入。在这种情况下，时钟输入驱动PNP晶体管的基极。按照惯例，器件的P型衬底内部连接到可用的最负电位 - 在这种情况下是接地。在SCLK线上超过地电压超过0.3伏的偏移足以开始在N型基极和P型基板之间导通寄生二极管。如果经常发生这种情况，从长远来看，可能会导致设备损坏。

在短期内，虽然没有造成损坏，但通常惰性的基板通电会影响器件中的其他晶体管并导致为每个施加的脉冲检测多个时钟脉冲。产生的抖动在串行转换器中是一个严重的问题 - 但在并行转换器中问题较小，因为读和写周期通常取决于第一个施加的脉冲;后续脉冲被忽略。但是，如果在转换期间存在这种信号，则串行和并行转换器的噪声性能会受到影响。

该图显示了如何轻松降低过冲。在数字线路上串联一个小电阻，导致问题。该电阻将与数字输入的寄生电容C（par）相结合，形成低通滤波器，消除接收信号上的任何振铃。通常建议使用50 W电阻，但可能需要进行一些实验。如果数字输入的内部电容不足，可能还需要在输入端添加外部电容。在这里，实验是必要的 - 但一个好的起点将是大约10 pF。

问。您提到时钟过冲会降低转换器的噪声性能。从接口的角度来看，我能做些什么来获得良好的信噪比吗？

A。因为你的系统是混合运行的 - 信号环境（即模拟和数字），接地方案至关重要。你可能知道 - 因为数字电路是嘈杂的 - 模拟和数字接地应该保持分开，只在一点连接。此连接通常在电源处进行。事实上，如果模拟和数字设备由公共电源供电，如+5 V或+3.3 V单电源系统的情况，除了在电源处连接接地外别无选择。但转换器的数据手册可能有一条连接设备上的引脚AGND和DGND的指令！那么，如果地面连接在两个地方，怎么能避免产生接地回路呢？

下图显示了如何解决这个明显的困境。关键是转换器引脚上的AGND和DGND标签是指这些引脚所连接的转换器部分。整个设备应视为模拟设备。因此，在AGND和DGND引脚连接在一起后，应该只有一个连接到系统的模拟地。确实，这将导致转换器的数字电流流入模拟地平面，但这通常比将转换器的DGND引脚暴露在嘈杂的数字地平面上的情况要小。此示例还显示了一个数字缓冲器，称为数字地，用于将转换器的串行数据引脚与嘈杂的串行总线隔离。如果转换器与微控制器建立点对点连接，则可能不需要此缓冲区。

该图还显示了如何处理混合电源的日益普遍的挑战 - 信号系统采用单电源供电。与接地情况一样，我们将独立的电源线（最好是电源平面）连接到电路的模拟和数字部分。我们将转换器的数字电源引脚视为模拟。但是，以电感器形式与模拟电源引脚隔离是合适的。请记住，转换器的两个电源引脚都应该有独立的去耦电容。数据手册将推荐合适的电容，但经验法则是0.1μF。如果空间允许，还应包括每个器件一个10μF的电容。

Q.我想使用光隔离器在ADC和微控制器之间设计一个隔离的串行接口。使用这些设备时应该注意什么？

A。光隔离器（也称为光耦合器）可用于创建简单且廉价的高压隔离栅。转换器和微电路之间存在电流隔离屏障也意味着不再需要连接模拟和数字系统接地。如图所示，AD7714精密ADC和流行的68HC11微控制器之间的隔离串行接口可以用少至三个光隔离器实现。

设计师应该知道，即使串行通信以低速运行，使用CMOS转换器上升和下降时间相对较慢的光隔离器也会引起问题。

CMOS逻辑输入设计为由一个明确的零逻辑驱动或逻辑的。在这些状态下，它们可以提供和吸收最小量的电流。但是，当输入电压在逻辑0和逻辑1（0.8 V至2.0 V）之间转换时，栅极将消耗增加的电流量。如果使用的光隔离器具有相对缓慢的上升和下降时间，则在死区中花费的过多时间将导致栅极中的自加热。这种自加热趋向于使逻辑门的阈值电压向上移动，这可以导致单个时钟边沿被转换器解释为多个时钟脉冲。为了防止这种阈值抖动，来自光隔离器的线路应使用施密特触发器电路进行缓冲，以便为转换器提供快速，锐利的边沿。