0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

NVMe能否发挥更大价值,全闪存阵列的架构是关键

存储D1net 来源:YXQ 2019-03-22 17:43 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

NVMe,可以说是是全闪存阵列的下一个进程,它可让闪存释放更高的性能。使用NVMe,全闪存阵列可以提供数十万甚至数百万的IOPS,实现微秒级的响应。

但NVMe及其“搭档”——NVMe over Fabrics(NVMe-oF)都是较新的技术且相对不成熟,NVMe性能改进取决于所选的全闪存阵列架构。传统的全闪存阵列通过提供NVMe只能带来将近20%的性能提升,但新兴的全闪存阵列提供商的一些NVMe产品预计可提供的性能可以达到当前技术所能提供的10倍或更多倍。

20%的性能提升虽不高,但风险低

在2018年底,支持NVMe的企业级全闪存阵列数量仍然只占整个存储市场的一小部分。研究公司DCIG在2018年评估了超过100个全闪存阵列,其中不到20%支持采用NVMe接口的SSD

NVMe支持在全闪存阵列市场中仍处于初期阶段,因为使用NVMe存储阵列的应用程序智能获得相对较小的性能提升。传统的全闪存阵列使用两个或更多控制器连接到后端使用NVMe的SSD。然后,控制器将这些SSD聚合、管理并以存储卷的形式呈现给网络连接主机。

使用在后端支持NVMe SSD的全闪存阵列,与使用SATASAS SSD的全闪存阵列相比,可以将应用程序性能提高20%。主机仍然通过标准光纤通道(FC)或以太网连接到这些支持NVMe的全闪存阵列。这种方法使企业可以轻松获得NVMe SSD带来的性能优势,同时将环境风险降至最低。

20%的性能提升效果确实不错,但NVMe SSD全闪存阵列理论上可以提供更大的性能提升——比使用SAS和SATA SSD的全闪存阵列多10倍。

这种巨大的性能差异源于这样一个事实,即现有的全闪存阵列控制器架构无法释放NVMe SSD提供的全部性能优势。阵列控制器的一个最初目标是加速HDD的性能,而在使用NVMe SSD时,这种控制器会成为一种阻碍。为了更好地释放NVMe SSD的性能,阵列控制器以及存储网络协议必须不断发展。

All In!——NVMe

为了获得NVMe SSD在全闪存阵列中提供的高性能提升,企业必须使用那些可提供端到端NVMe连接的产品。此类全闪存阵列提供前端NVMe-oF,通过FC和以太网网络连接到主机,并为NVMe SSD提供后端连接。此设计使主机可以使用本机NVMe协议直接与NVMe SSD通信,并借助全闪存阵列控制器发送本机NVMe命令通过以太网和FC存储网络。

使用这种方法,有些全闪存阵列提供商报告说,理论上应用程序可以实现低于200微秒的延迟,超过100 GB的吞吐量和数千万的IOPS。使用机器学习,预测分析和视频处理的企业可能会需要这种级别的性能。

但要明白,这种方法可能存在风险和一定的局限。必要时,公司还必须限制其环境中NVMe部署的广度。用于操作系统的NVMe-oF驱动程序,仅适用于最新版本的Linux,例如Red Hat Enterprise Linux 7.4或更高版本,也可能来自全闪存阵列提供商。更值得注意的是,主要的操作系统提供商(如Microsoft和VMware)尚未提供NVMe-oF驱动程序。

可组合基础架构

通过使用NVMe SSD全闪存阵列或端到端NVMe的方法提高性能,企业可以获得比较明显的优势。不过一两年后,大多数企业会发现,他们能够获得相对更高的灵活性、性能和价值。很快供应商将提供一种新的全闪存阵列架构,将全闪存阵列控制器与后端NVMe SSD分离,以创建可组合的基础架构。

使用此架构,应用程序可以在全闪存阵列的数据管理功能及其性能之间进行选择。如果应用程序需要NVMe SSD带来更高的性能提升,同时也需要阵列控制器中的数据管理功能,例如LUN管理、快照和复制等等,可以通过阵列控制器访问NVMe SSD并获得数据管理和性能方面的提升。

但是,如果应用程序需要更高的性能提升,可以绕过阵列控制器并通过NVMe-oF直接访问阵列中的NVMe SSD。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 全闪存阵列
    +关注

    关注

    0

    文章

    11

    浏览量

    8069
  • nvme
    +关注

    关注

    0

    文章

    287

    浏览量

    23717

原文标题:NVMe能否发挥更大价值,取决于全闪存阵列的架构

文章出处:【微信号:D1Net11,微信公众号:存储D1net】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Neway微波产品:技术领航,创造卓越价值

    Neway微波产品:技术领航,创造卓越价值在当今科技飞速发展的时代,微波技术在5G/6G通信、卫星通信、国防军事等众多关键领域发挥着不可或缺的作用。Neway作为微波产品领域的佼佼者,凭借其独特
    发表于 12-04 09:17

    NVMe高速传输之摆脱XDMA设计37:队列管理功能验证与分析1

    判定能否创建队列并返回创建状态(cr_status)。 如果能够创建则对应的队列表单使能(sq_enable、 cq_enable), 此时自动向指令控制模块写入(cmd_wr)创建队列的 NVMe
    发表于 10-13 11:17

    如何看懂GPU架构?一分钟带你了解GPU参数指标

    GPU架构参数如CUDA核心数、显存带宽、TensorTFLOPS、互联方式等,并非“冰冷的数字”,而是直接关系设备能否满足需求、如何发挥最大价值、是否避免资源浪费等问题的核心要素。本
    的头像 发表于 10-09 09:28 578次阅读
    如何看懂GPU<b class='flag-5'>架构</b>?一分钟带你了解GPU参数指标

    NVMe高速传输之摆脱XDMA设计30: NVMe 设备模型设计

    NVMe 设备模型一方面模拟 PCIe EP 设备功能, 另一方面模拟 NVMe 行为功能,实现 NVMe 协议事务的处理。 PCIe EP 设备具有 TYPE0 类型的配置空间, 要模拟NV
    发表于 09-29 09:31

    NVMe高速传输之摆脱XDMA设计23:UVM验证平台

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口,其中AXI4-Lite 和 AXI4 总线接口均可抽象为总线事务,而 PCIe 接口信号可被
    发表于 08-26 09:49

    NVMe高速传输之摆脱XDMA设计18:UVM验证平台

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4 接口,其中AXI4-Lite 和 AXI4 总线接口均可抽象为总线事务,而 PCIe 接口信号可被
    发表于 07-31 16:39

    NVMe高速传输之摆脱XDMA设计之十:NVMe初始化状态机设计

    在完成PCIe配置初始化后,PCIe总线域的地址空间都分配完毕,可以执行传出存储读写TLP,系统初始化进入NVMe配置初始化。NVMe配置初始化主要完成NVMe设备BAR空间的NVMe
    发表于 07-05 22:03

    NVMe IP高速传输却不依赖XDMA设计之三:系统架构

    所设计的新系统架构中,Nvme over PCIe IP通过 PCIe 3.0x4 接口连接 NVMe固态硬盘, 并提供 AXI4-Lite 接口用于系统控制, 以及 AXI4 接口用于数据传输
    的头像 发表于 06-29 17:46 887次阅读
    <b class='flag-5'>NVMe</b> IP高速传输却不依赖XDMA设计之三:系统<b class='flag-5'>架构</b>

    NVMe IP高速传输却不依赖便利的XDMA设计之三:系统架构

    、 零散数据等多种数据量形式。 面临大量零散数据存储请求时, 需要增加 NVMe I/O 队列的数量和深度来保证数据传输性能; 而面临大量连续数据存储请求时, 单队列足以发挥性能。 在这种情况下, 需要
    发表于 06-29 17:42

    NVMe协议研究扫盲

    的不断发展,这些接口协议已成为关键的性能瓶颈。为了解决这一问题,存储供应商制定了一种新的接口规范,即NVMe协议。 NVMe协议必要性 NVMe协议是专为PCIe接口的SSD而设计的,
    发表于 06-02 23:28

    NVMe协议简介2

    NVMe指令提交与完成机制 NVMe指令提交与完成机制是NVMe协议的核心,该机制制定了NVMe指令的交互流程和处理步骤。在基于PCIe的NVMe
    发表于 05-15 23:15

    NVMe协议简要分析

    PRP组成的PRP List。如图7所示,NVMe命令中的PRP1指向第一个内存页,PRP2指向一个新的PRP链表的首地址。如果需要指定更大的内存空间可以通过每一个PRP List的最后一个PRP
    发表于 05-15 00:34

    NVME控制器设计1

    硬件实现降低了命令交互的延迟和 PRP 寻址机制的过程延迟, 另一方面通过结构的设计继承了软件协议栈的灵活性, 这使得系统即使在不同的应用场景下也能充分发挥性能优势。 如图1所示 NVMe 控制模块按照
    发表于 04-24 09:45

    DeepSeek如何结合企业应用发挥更大价值

    DeepSeek作为AI技术平台,与传统企业IT系统结合时,可通过数据智能驱动业务变革。以下从生产制造、市场营销、供应链三大领域阐述具体结合路径及价值创造点: 生产制造领域 预测性维护升级 与传统
    的头像 发表于 03-04 14:21 782次阅读

    能否实现对mems微镜阵列中每个微镜单元倾斜角度的定量控制?

    能否实现对mems微镜阵列中每个微镜单元倾斜角度的定量控制?TI产品中最大的倾斜角度能达到多少?
    发表于 02-27 07:45