0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

延续摩尔定律的途径除了制程微缩还有先进封装

ICExpo 来源:cg 2018-12-12 15:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

台积电中国业务发展副总经理陈平在ICCAD峰会期间表示,当今公认的说法是半导体制造工艺进入“深水区”,资金和技术门槛越来越高,每往下一代进行都很难,但是我们可以看到7纳米量产非常顺利、5纳米还很乐观,3纳米可以继续向前。这是全世界合作产生的结果,因为整个行业有那么多的聪明人。逻辑器件的微缩并没有到达极致,还有继续延伸的潜力。

英特尔中国研究院宋继强院长也曾表示,CMOS缩放是可以继续往下走的,现在远远没有到达其物理极限。

如今,延续摩尔定律的途径除了制程微缩,还有先进封装。各大厂商纷纷提出自家的SiP技术,尽管各家有不同的命名,但“异构”是该技术的共同特征之一。尽管封装也在追赶摩尔定律的速度,但因为封装有多样性,封装与摩尔的趋势并非完全一致的。

现在的一个趋势就是把很多芯片(Die)封装在一个大芯片内,这种“组合”的方式是未来的大趋势。SiP可以理解成微型的PCB。SiP从封装的角度出发,通过并排、堆叠等形式将不同芯片组合在一起,并封装在一个系统内。用一个公式对SiP进行描述SiP=SoC+DDR/eMMC +……。

陈平指出,台积电会突破一些传统的封装方式,用硅晶圆和封装技术结合起来制造二维、三维的封装方式进行新产品“整合”。这是一个大方向,也是正在发生中的事。

从市场角度来看,AI5G等新兴应用也在推动先进制程向前发展,摩尔定律也未止步。

AI导入EDA软件,无人设计软件不无可能

如今,AI在各行各业的导入速度似乎超乎我们的预期。对于AI在EDA工具与的渗透也并非什么新鲜话题,但AI给EDA行业带来的创新体验有哪些是值得探究的。

在ICCAD峰会上,Cadence公司全球副总裁石丰瑜提出了“无人设计芯片”的未来概念。

Cadence公司全球副总裁石丰瑜介绍道,通过培养并不足以弥补人才的缺口,而电子设计工程师的工作最难填补。在这样的背景下,EDA软件也要从自动化演变为智能化就显得尤为重要。Cadence参与的美国电子复兴计划中“人工智能EDA计划”就是希望实现无人芯片设计。

此外,石丰瑜先生指出科技更新虽然会带来科技失业,但也必将带来新的就业机会。当无人芯片设计实现时,优秀的IC设计人才不仅不会失业,而且重要性更加凸显。优秀的设计人员与智能化的工具配合必将使行业的发展越来越好,例如提高效率等。

Silvaco CEO David L.Dutton表示,Silvaco已经拥有具备机器学习能力的工具,工具能够覆盖到所有设计及工艺参数,依靠仿真确保客户的设计达到6-Sigma良率甚至更高。Dutton认为,无论客户是做ASIC还是设计服务,工具如果可以聚焦在更高的质量、更新的材料、更强的优化能力,就可以帮助客户在更新工艺上减少成本。

IC设计业加速,6个月周期可待

在ICCAD期间,Mentor总裁兼CEO Walden C. Rhines演讲当中提到设计业不断加速。

这对于IC设计企业而言,是挑战,当然也存在机遇。同样,在设计业加速不断压缩时间窗口的情况下,设计服务公司的创新对于IC设计公司而言就显得尤为重要。

对于IC设计企业而言,其进步背后是EDA、IP等设计服务厂商的支持。

成都锐成芯微CEO向建军表示,一颗芯片从定义到真正走向市场至少需要18个月的时间,但在物联网时代这个时间已不能满足客户的需求。作为一家IP公司,我们在2012年的时候曾提出这样一个概念,即针对物联网搭建完整平台,做成一个最大化的SoC开发IP套件,客户只需要在IP套件上进行简单修改或者功能筛选,就可以直接进入量产。我们提早完成了前期工艺偏差、设计应用、系统相关设计的全部验证,让客户可以从最初“定义”直接跨入“量产”阶段,18个月周期也由此缩短到6个月。

据介绍,在此概念提出后,锐成芯微已联合一些大公司在进行相关工作的推进。

向建军表示,此IP 套件的应用可以把整个设计时间周期压缩到极致,可能6个月的时间都比较长,也许将来只需要3个月就可以让一颗芯片从定义走向市场。

前不久,华大九天推出了三款新品,其中ALPS-GT可以堪称是全球首款异构仿真系统,华大九天独创了适用于GPU架构的GPU-Turbo Smart Matrix Solver技术。该产品的第一个商用版本预计于年底发布,对大规模后仿真性能提升5-10倍;第二个商用版本预计于2019年6月发布,对大规模后仿真性能提升10倍以上;2019年12月发布基于ALPS-GT的高速异构Monte Carlo分析方案。

SiFive全球CEO Naveed Sherwani表示,中国现在有非常非常多的IC设计人员,我们希望借助合理的方式提高他们的效率。这是SiFive进入中国的初衷。

近两年来,RISC-V得到了学术界与产业界的关注与重视,RISC-V架构的行业认可度快速提升。业内一致认为,在一些新兴的边缘领域,比如IoT、AI、边缘计算等,RISC-V与Arm处于同一起跑线,两者将形成正面竞争,RISC-V在成本等方面具有优势、Arm在生态等方面具有优势。

物联网市场对于成本较为敏感,RISC-V免费授权属性让众多厂商为之心动。与此同时,RISC-V具有针对不同应用可灵活修改指令及芯片架构设计的有优势,而Arm往往只能做一个标准化设计,很难实现差异化。

针对RISC-V生态情况,SiFive中国CEO徐滔表示,如今RISC-V生态问题已经解决,基础的东西已经全部完成,包括编译器、开发环境、操作系统等。但除此之外也还有很多问题需要解决,比如说人才。东西很好,没有人会用也不行,SiFive正在和大学、培训机构密切合作,让更多的学生、工程师能够接触到RISC-V,并上手RISC-V。我认为,今后几年人才是RISC-V最大的瓶颈。

在设计加速的同时,IP、工具厂商都在为客户的加速提供条件。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IC
    IC
    +关注

    关注

    36

    文章

    6479

    浏览量

    186379
  • 台积电
    +关注

    关注

    44

    文章

    5811

    浏览量

    177056
  • 摩尔定律
    +关注

    关注

    4

    文章

    640

    浏览量

    81153

原文标题:未来,我们将进入怎样的IC时代?

文章出处:【微信号:ic-china,微信公众号:ICExpo】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AI时代算力瓶颈如何破?先进封装成半导体行业竞争新高地

    电子发烧友网报道(文/李弯弯)在半导体行业,先进封装(Advanced Packaging)已然占据至关重要的地位。它不再局限于芯片制造的“后道工序”范畴,而是成为提升芯片性能、在后摩尔定律时代突破
    的头像 发表于 02-23 06:23 1.4w次阅读

    为什么功率芯片不需要先进制程

    在半导体行业,一个有趣的对比始终存在:智能手机的处理器已经演进到3nm制程,而在同一台设备中,负责功率转换的MOSFET却仍然采用30nm甚至更大制程。为什么功率器件不追逐摩尔定律?
    的头像 发表于 04-21 10:01 176次阅读

    封测巨头全球“圈地”,先进封装正成为AI时代的战略制高点

    2026年全球半导体封测巨头密集扩产,日月光六厂同步动工、三星越南投建封测厂,先进封装突破摩尔定律瓶颈,成AI算力竞赛关键,解析行业扩产趋势与技术难题。
    的头像 发表于 04-15 14:03 744次阅读

    长电科技邀您相约SEMICON CHINA 2026

    WSTS最新报告指出,2026年底全球半导体市场规模有望迈向万亿美元大关,人工智能应用爆发式增长。在全球半导体产业迈入后摩尔时代的今天,先进封装已成为延续
    的头像 发表于 03-24 11:22 584次阅读

    2.5D封装关键技术的研究进展

    随着摩尔定律指引下的晶体管微缩逼近物理极限,先进封装技术通过系统微型化与异构集成,成为突破芯片性能瓶颈的关键路径。
    的头像 发表于 03-24 09:10 1450次阅读
    2.5D<b class='flag-5'>封装</b>关键技术的研究进展

    先进封装时代,芯片测试面临哪些新挑战?

    摩尔定律放缓后,2.5D/3D 封装、Chiplet 成行业新方向,却给测试工程师带来巨大挑战。核心难题包括:3D 堆叠导致芯粒 I/O 端口物理不可达,需采用 IEEE 1838 标准等内置测试
    的头像 发表于 02-05 10:41 579次阅读

    2D、2.5D与3D封装技术的区别与应用解析

    半导体封装技术的发展始终遵循着摩尔定律的延伸与超越。当制程工艺逼近物理极限,先进封装技术成为延续
    的头像 发表于 01-15 07:40 1210次阅读
    2D、2.5D与3D<b class='flag-5'>封装</b>技术的区别与应用解析

    芯片封装的功能、等级以及分类

    摩尔定律趋近物理极限、功率器件制程仍停留在百纳米节点的背景下,芯片“尺寸缩小”与“性能提升”之间的矛盾愈发尖锐。
    的头像 发表于 08-28 13:50 2189次阅读

    白光扫描干涉法在先进半导体封装混合键合表面测量中的应用研究

    随着半导体器件特征尺寸不断缩小,三维(3D)封装技术已成为延续摩尔定律的重要途径。铜-介质混合键合(HybridBonding)通过直接连接铜互连与介电层,实现了高密度、低功耗的异质集
    的头像 发表于 08-05 17:48 1232次阅读
    白光扫描干涉法在<b class='flag-5'>先进</b>半导体<b class='flag-5'>封装</b>混合键合表面测量中的应用研究

    先进封装转接板的典型结构和分类

    摩尔定律精准预言了近几十年集成电路的发展。然而,逐渐逼近的物理极限、更高的性能需求和不再经济的工艺制程,已引发整个半导体行业重新考虑集成工艺方法和系统缩放策略,意味着集成电路产业已经步入后摩尔时代。
    的头像 发表于 08-05 14:59 3174次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b>转接板的典型结构和分类

    Chiplet与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障

    摩尔定律逐渐放缓的背景下,Chiplet(小芯片)技术和3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,气泡缺陷成为影响封装良率的核心挑战之一。
    的头像 发表于 07-29 14:49 1436次阅读
    Chiplet与3D<b class='flag-5'>封装</b>技术:后<b class='flag-5'>摩尔</b>时代的芯片革命与屹立芯创的良率保障

    晶心科技:摩尔定律放缓,RISC-V在高性能计算的重要性突显

    运算还是快速高频处理计算数据,或是超级电脑,只要设计或计算系统符合三项之一即可称之为HPC。 摩尔定律走过数十年,从1970年代开始,世界领导厂商建立晶圆厂、提供制程工艺,在28nm之前取得非常大的成功。然而28nm之后摩尔定律
    的头像 发表于 07-18 11:13 4510次阅读
    晶心科技:<b class='flag-5'>摩尔定律</b>放缓,RISC-V在高性能计算的重要性突显

    突破!华为先进封装技术揭开神秘面纱

    在半导体行业,芯片制造工艺的发展逐渐逼近物理极限,摩尔定律的推进愈发艰难。在此背景下,先进封装技术成为提升芯片性能、实现系统集成的关键路径,成为全球科技企业角逐的新战场。近期,华为的先进
    的头像 发表于 06-19 11:28 1963次阅读

    跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    。 然而,随着摩尔定律逼近物理极限,传统掩模设计方法面临巨大挑战,以2nm制程为例,掩膜版上的每个图形特征尺寸仅为头发丝直径的五万分之一,任何微小误差都可能导致芯片失效。对此,新思科技(Synopsys)推出制造解决方案,尤其是
    的头像 发表于 05-16 09:36 6267次阅读
    跨越<b class='flag-5'>摩尔定律</b>,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    电力电子中的“摩尔定律”(1)

    本文是第二届电力电子科普征文大赛的获奖作品,来自上海科技大学刘赜源的投稿。著名的摩尔定律中指出,集成电路每过一定时间就会性能翻倍,成本减半。那么电力电子当中是否也存在着摩尔定律呢?1965年,英特尔
    的头像 发表于 05-10 08:32 1000次阅读
    电力电子中的“<b class='flag-5'>摩尔定律</b>”(1)