0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

深度解析ug1292建立时间违例分析流程

电子工程师 来源:未知 作者:李倩 2018-10-19 10:32 次阅读

通常,我们优先解决建立时间违例。Setup slack与逻辑延迟、布线延迟、时钟歪斜和时钟不确定性有关。因此,首先要明确这几个因素中哪个因素对建立时间违例起关键作用。具体的衡量标准可由如下几个数值确定。这也是ug1292第三页的主题。

ug1292第三页也给出了建立时间违例分析流程,如下图所示。当逻辑延迟占比超过50%时,要着重降低逻辑延迟;当布线延迟占比超过50%时,要把焦点放在布线延迟上;同时,也要关注一下时钟歪斜和时钟不确定性。当时钟歪斜小于-0.5ns或时钟不确定性大于0.1ns时,两者将成为时钟违例的主要“贡献者”。

图片来源, page 3, ug1292

上述四个数值,无论是在timing report(通过report_timing_summary生成)还是design analysis report(通过report_design_analysis生成)中都有所体现。以timingreport为例,如下图所示,可清晰地显示上述四个数值。

图片来源, page 3, ug1292

注:上述数据只针对UltraScale系列芯片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1479

    浏览量

    130306
  • 逻辑
    +关注

    关注

    2

    文章

    818

    浏览量

    29293

原文标题:深度解析ug1292(3)

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    静态时序之建立时间和保持时间分析

    静态时序分析包括建立时间分析和保持时间分析建立时间设置不正确可以通过降低芯片工作频率解决,保持
    的头像 发表于 08-22 10:38 3408次阅读

    芯片设计进阶之路—从CMOS到建立时间和保持时间

    建立时间(setup time)和保持时间(hold time)是时序分析中最重要的概念之一,深入理解建立时间和保持时间是进行时序
    发表于 06-21 10:44 998次阅读
    芯片设计进阶之路—从CMOS到<b class='flag-5'>建立时间</b>和保持<b class='flag-5'>时间</b>

    FPGA时序分析-建立时间和保持时间裕量都是inf怎么解决呢?

    今天有个小伙伴遇到一个问题,就是在vivado里面综合后看到的建立时间和保持时间裕量都是inf,我们来看看怎么解决这个问题。
    发表于 07-30 10:26 748次阅读
    FPGA时序<b class='flag-5'>分析</b>-<b class='flag-5'>建立时间</b>和保持<b class='flag-5'>时间</b>裕量都是inf怎么解决呢?

    DC综合建立时间的关键路径分析的问题?

    有没有人遇到在DC综合后分析建立时间时序,关键路径时序违例是因为起始点是在时钟的下降沿开始驱动的,但是设计中都是时钟上升沿触发的。在线等待各位大牛解惑!很急 求大神帮忙!
    发表于 01-04 15:17

    建立时间和保持时间讨论

    本帖最后由 虎子哥 于 2015-3-12 21:24 编辑 建立时间(Setup Time):是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟
    发表于 03-10 23:19

    ADC时延和建立时间的区别是什么?

    ADC时延和建立时间的区别是什么?以及ADC时延和建立时间将会如何影响您的应用电路?
    发表于 04-12 07:19

    快速建立时间的自适应锁相环

    该文简要讨论了环路性能(建立时间,相位噪声和杂散信号)和环路参数(带宽,相位裕度等)的相互关系。提出并分析了一种自适应的具有快速建立时间的锁相环结构及其关键模块(鉴相
    发表于 04-23 08:33 20次下载

    线与逻辑、锁存器、缓冲器、建立时间、缓冲时间的基本概念

    基本概念:线与逻辑、锁存器、缓冲器、建立时间、缓冲时间 基本概念:线与逻辑、锁存器、缓冲器、建立时间、缓冲时间 标签/分类:
    发表于 08-21 15:17 1184次阅读

    时延和建立时间在ADC电路中的区别

    时延和建立时间setup在ADC电路中的区别:对于大多数 ADC 用户来说,“时延”和“建立时间”这两个术语有时可以互换。但对于 ADC 设计人员而言,他们非常清楚
    发表于 11-22 23:33 1465次阅读

    ug1292深度解析

    初始设计检查流程如下图所示。对象是综合后或opt_design阶段生成的dcp。会依次执行三个命令(图中红色标记),生成三个报告:FailFast报告、时序报告和UFDM(UltraFast Design Methodology)报告。
    的头像 发表于 10-12 11:19 3399次阅读

    UG1292使用之初始设计检查使用说明

    UG1292第一页是针对综合后或者opt_design阶段的使用说明。vivado的基本流程有5步(其实不同策略可以更多,具体使用方法和好处以后讲),分别是synth_design
    的头像 发表于 10-30 10:25 3142次阅读
    <b class='flag-5'>UG1292</b>使用之初始设计检查使用说明

    数字IC设计中的建立时间和保持时间

      本文主要介绍了建立时间和保持时间
    的头像 发表于 06-21 14:38 1272次阅读
    数字IC设计中的<b class='flag-5'>建立时间</b>和保持<b class='flag-5'>时间</b>

    SOC设计中的建立时间和保持时间

    建立时间和保持时间是SOC设计中的两个重要概念。它们都与时序分析有关,是确保芯片正常工作的关键因素。
    的头像 发表于 08-23 09:44 445次阅读

    PCB传输线建立时间、保持时间建立时间裕量和保持时间裕量

     信号经过传输线到达接收端之后,就牵涉到建立时间和保持时间这两个时序参数,它们表征了时钟边沿触发前后数据需要在锁存器的输入持续时间,是接收器本身的特性。简而言之,时钟边沿触发前,要求数据必须存在一段
    发表于 09-04 15:16 423次阅读
    PCB传输线<b class='flag-5'>建立时间</b>、保持<b class='flag-5'>时间</b>、<b class='flag-5'>建立时间</b>裕量和保持<b class='flag-5'>时间</b>裕量

    UltraFast设计方法时序收敛快捷参考指南(UG1292)

    电子发烧友网站提供《UltraFast设计方法时序收敛快捷参考指南(UG1292).pdf》资料免费下载
    发表于 09-15 10:38 0次下载
    UltraFast设计方法时序收敛快捷参考指南(<b class='flag-5'>UG1292</b>)