详解毫米波片上测量中的校准和去嵌入技术

引言：为什么毫米波片上测量如此关键

随着5G毫米波通信、车载雷达（77 GHz/79 GHz）、6G太赫兹通信以及高速互连等应用的迅猛发展，先进硅基半导体器件（CMOS、BiCMOS中的MOSFET和HBT）正被推向越来越高的工作频率。当频率进入毫米波（30–300 GHz）甚至亚毫米波波段时，器件特性的精确表征直接决定了电路设计模型的准确性，进而影响整个芯片和系统的性能。

片上测量（on-wafer measurement）中的校准（calibration）和去嵌入（de-embedding）技术，是从探针尖端的原始测量数据中准确提取被测器件（DUT）本征参数的关键环节。这项技术看似是"测量方法"层面的事情，实际上直接关系到晶体管小信号模型、噪声参数提取的精度，是模拟/射频集成电路设计的工程基石。

本文围绕先进硅工艺器件毫米波频段片上S参数测量，系统阐述校准与去嵌入的原理、工程实践要点、毫米波特有的耦合难题以及噪声校准方法，为从事射频/毫米波芯片设计和测量的工程技术人员提供系统性的参考。

一、片上测量校准的基本框架：两级参考面的建立

1.1 校准的核心目标——精确定义参考面

片上S参数测量的根本目标，是将矢量网络分析仪（VNA）的测量参考面从仪器端口准确移动到被测器件的端口（即参考面BB'）。这是所有后续参数提取工作的前提。

在实际操作中，被测器件的嵌入式接入传输线必须与探针在几何尺寸上兼容，通常需要GSG（Ground-Signal-Ground）三接触焊盘结构来实现共面波导（CPW）模式的稳定激励。

图注：片上测量校准参考面的层级关系。AA'为探针尖端参考面（通过片外校准建立），BB'为器件端口参考面（通过片上去嵌入建立）。

1.2 两种校准策略的对比

工程上存在两种主要的校准路径：

方法一：直接片上校准法。将标准件（Line、Open、Short、Load等）直接嵌入到参考面BB'中，在芯片上制作，一步到位地将参考面定义到器件端口。这种方法在理论上最为理想，例如使用LRL（Line-Reflect-Line）或多线LRL方法，直接在BB'之间插入精确定义的传输线标准件即可。

然而，这种方法在实际工程中面临三大困难：

器件内部连接的尺寸和电磁特性很难与标准传输线兼容

先进硅工艺中传输线的电磁特性复杂，毫米波频段建模困难

标准件需直接在晶圆上制作，占用不可忽视的芯片面积

方法二：两步法（片外校准 + 片上去嵌入）。这是当前工业界和学术界最广泛使用的方法。第一步通过阻抗标准基板（ISS）在探针尖端建立参考面AA'；第二步通过去嵌入技术，利用专用的dummy结构（哑元结构），将参考面从AA'数学移动到BB'。

这种方法虽然会累积两步的误差，但操作灵活、适用性广，在60–70 GHz以下频段表现非常出色。主要挑战在更高频率出现。

二、片外校准的工程实践：探针、标准件与实验方法

2.1 毫米波探针技术与性能边界

毫米波探针本质上是一个导波结构和模式滤波器，其设计目标是在特定频率范围内高效激励和耦合电磁能量到单一传输模式上。

一根探针由三个核心部分组成：

连接器端：同轴连接器（最高支持至110 GHz的1 mm标准）或波导（WR15到WR1.5法兰，最高可达750 GHz）

微型传输结构：小型同轴线、共面波导（CPW）或微带线

GSG接触针尖：金属球、微型金属刀片或金属针等不同形态

图注：不同频段商用波导型毫米波探针的插入损耗和回波损耗典型值。可以看到，500 GHz以上频段探针插入损耗急剧增加到6–8 dB，回波损耗也从15 dB恶化到10 dB，这是毫米波测量精度的硬约束。

工程上一个经常被忽视但非常关键的细节是：基于波导的探针通常集成了偏置T（bias tee）网络。这个偏置网络对有源器件测量不可或缺——它提供低电阻直流通路（可支持高达1.5 A的直流电流），同时在波导截止频率以下呈现阻性阻抗，避免有源DUT因波导低截止频率以下的强电抗阻抗而产生不稳定振荡。工程实践中，建议在偏置T的直流输出端额外连接一个宽带50 Ω终端的外置偏置T，以彻底抑制低频不稳定性。

2.2 阻抗标准基板（ISS）的结构与精度

阻抗标准基板是片外校准的物理载体，上面集成了Open、Short、Load和CPW传输线等标准件，制作在高品质介电基板（通常是氧化铝陶瓷）上。

关于标准件的关键工程参数：

Thru（直通）标准：定义为理想无耗传输线，由特性阻抗和延迟（0.5–1 ps）表征。值得注意的是，在低损耗介质上制作的CPW线在200 GHz处的损耗约为1 dB/mm，因此一个150 μm长的Thru标准会产生0.1–0.2 dB的插入损耗，在高精度场景下已经不可忽视。

Load（负载）标准：建模为电阻串联电感。这个电感的物理成因复杂，用户唯一可控的参数是针尖在焊盘上的放置位置。每偏移10 μm的接触位置，电感值变化约1到1.5 pH（在200 GHz下对应约j1.25到j2 Ω的阻抗）。Load标准由两个并联的100 Ω NiCr电阻组成，经过激光微调到50 Ω ± 1%的精度。这个标准是LRM、LRRM和SOLT校准方法的关键基准元件，因为它直接确定了参考阻抗。

Open（开路）标准：建模为纯电容或含频率色散效应的等效电容。

Short（短路）标准：建模为等效频率相关电感。

图注：阻抗标准基板（ISS）上四种基本标准件的结构示意及关键参数。标准件之间保持约500 μm间距以降低耦合效应。

一个关键认知：与TEM 7 mm同轴系统或精密波导标准件不同，ISS上的平面标准件并不直接溯源到计量学一级标准。其高频特性依赖于等效电路模型描述（即所谓的"cal-kit"），而这些模型参数值又与探针技术（传播结构类型、针尖形状、探针间距）以及探针在焊盘上接触时的电磁环境有关。

2.3 校准方法的工程选择建议

面对众多标准件不确定性，特别是在毫米波频段，校准方法的选择策略至关重要：

计量级应用：多线LRL方法最为适合，因为它对标准件定义的依赖最小（自校准特性），但需要大量探针接触操作，ISS和探针成本高昂

工业环境量产测试：LRM或LRRM方法是性能与操作便利性之间的最佳平衡

50–60 GHz以下频段：SOLT与自校准方法的性能差异不大，只要遵循良好的操作规范

2.4 实验操作的关键细节

高质量的设备和校准方法并不足够，实验操作中的"know-how"同样决定性地影响测量质量。以下是几个核心要点：

探针接触质量控制："最佳接触"意味着形态均匀性和最优的直流/高频电气性能。每次测量前，必须目视检查探针针尖（磨损痕迹、变形、灰尘）和焊盘表面（探针印记是否均匀）。

平面度调整：由于GSG探针至少有三个接触点，接触指的平面必须与DUT焊盘底面严格平行。不良的接地接触会产生寄生效应，导致S参数频率响应中出现不受控的谐振。建议使用专用的平面度校准基板进行精细调整。

接触电阻与滑移控制：接触面积仅约10×10 μm²甚至更小，接触机制涉及弹性接触和动态库仑摩擦。最佳针尖重叠（滑移量）为15–30 μm。在100 GHz频段，短路连接后S₁₁的幅度和相位变化分别保持在 ±0.05 dB和 ±0.5°以内，且持续数分钟无变化，可以认为接触质量合格。

接触材料匹配：ISS上焊盘金属为金（几微米厚），与BeCu、W或Ni针尖的接触电阻在10⁻²到10⁻¹ Ω之间。而硅片上测试焊盘通常为铝，此时应选用钨或镍基针尖以确保低接触电阻。

三、片上去嵌入：原理、方法与毫米波频段的特殊挑战

3.1 去嵌入的本质——参考面的数学移动

片上去嵌入的核心操作，是将S参数的复数参考面从探针尖端数学移动到DUT端口。这通过测量一组假定与DUT接入线具有相同电气行为的dummy（哑元）结构，利用等效电路模型计算出接入线的寄生效应，然后从总体测量中减去这些寄生效应。

必须强调一个经常被混淆的概念：参考面的"移动"是基于电学测量的复数平面变换，而不是简单的几何位置标记。对于毫米波频段的纳米尺度器件，这种电学参考面与物理几何面的对应关系变得越来越不可靠。

3.2 硅工艺去嵌入面临的双重困难

先进硅工艺（CMOS、BiCMOS）的去嵌入是所有毫米波技术中最复杂的情形，其困难程度远超III-V族器件（如GaAs HEMT）。原因有二：

衬底电阻率差异巨大：硅是半导体材料，电阻率通常只有几个Ω·cm甚至更低；而GaAs是半绝缘材料，电阻率比硅高出六个数量级。这意味着硅衬底天然不适合作为高频传播结构的基板。

后端工艺（BEOL）复杂度差异极大：先进硅CMOS/BiCMOS工艺在数微米厚度内包含至少七层金属层，中间由氮化硅或氧化硅薄层隔开；而GaAs MMIC工艺通常只有2–3层金属层。硅工艺复杂的BEOL带来大量复杂的电寄生效应——导线和通孔的电阻/电感效应、焊盘/导线/衬底之间的电容耦合——这些都需要在去嵌入过程中被精确提取或建模。

图注：先进硅工艺与III-V族GaAs工艺的后端结构对比。硅工艺的多层金属和低电阻率衬底共同导致了毫米波去嵌入的极端复杂性。

实测数据清晰地展现了这种差异的后果：对于70 nm变形HEMT，去嵌入只需简单移除每个CPW接入端约0.9 ps的理想线延迟，S₁₁的测量值与基于宽带小信号等效电路的仿真值在整个W波段和G波段都能良好吻合。而对于65 nm n-MOSFET，即使采用了包含pad-short、pad-open、complete-short和complete-open四种dummy结构的复杂去嵌入方法，在W波段和G波段仍然出现了明显的谐振现象。

3.3 去嵌入方法的数学框架

典型的四dummy结构去嵌入方法（pad-open-short-short法）基于如下等效电路模型：将DUT接入结构分解为并联导纳元件（主要为容性，代表焊盘和衬底耦合）和串联阻抗元件（主要为感性，代表金属连接和通孔）。

该方法需要四种dummy结构：

Pad-Open：仅有焊盘，开路终端

Complete-Open：焊盘 + 传输线 + 上下通孔 + 梳状结构（开路）

Pad-Short：焊盘 + 传输线 + 通孔（线端短路到地）

Complete-Short：焊盘 + 传输线 + 通孔（梳状结构两侧短路到地）

核心数学运算分三步进行：

第一步，提取串联寄生阻抗矩阵[Z_S]：利用Pad-Short和Pad-Open测量的Y矩阵差异，再结合Complete-Short和Pad-Open的信息，计算出金属连接条的串联寄生参数。公式中的因子3考虑了连接到晶体管的金属条上串联寄生的分布效应。

第二步，提取通孔导纳矩阵[Y_via]：利用Complete-Open和Pad-Open的差异，减去已提取的串联寄生，得到晶体管附近上下通孔的贡献。

第三步，提取DUT本征参数[Z_DUT]：从总测量中依次减去焊盘并联寄生、串联寄生和通孔寄生，最终得到器件本征阻抗矩阵。

图注：基于四种dummy结构的去嵌入方法三步流程。关键验证标准：提取的晶体管本征参数应当与频率无关。

实测数据验证了不同去嵌入方法在频率升高后的差异：仅使用简单的pad-open去嵌入提取的65 nm n-MOSFET跨导gm，在60 GHz以上出现了剧烈的谐振和波动（gm值飙升到200 mS以上）；使用pad-open/pad-short两种dummy结构的方法有所改善但仍有明显波动；只有使用四种dummy结构的完整方法，才能在整个0–110 GHz范围内获得相对平坦的gm值（约60 mS左右）。

3.4 集总与分布参数模型的频率边界

去嵌入方法的适用频率上限，由接入线的电长度决定。关键判据是λg/20准则：

毫米波硅晶体管典型接入线总长度（焊盘 + 传输线）：50–100 μm

薄膜微带线（TFMS）的传播时延：约6–7 ps/mm

当接入线长度为50 μm时，λg/20极限约在150 GHz

因此，100–150 GHz以上必须采用分布参数电路的去嵌入方法。随着先进硅晶体管（CMOS和HBT）截止频率按照国际半导体技术路线图逐步逼近1 THz，接入结构的尺寸需要大幅缩减。例如，32 nm InP HEMT在700 GHz频段的表征已经采用了25 μm间距的焊盘。

然而，焊盘尺寸的缩减与现有的探测仪器（prober）能力之间存在根本矛盾。按照路线图规划，即使到8 nm节点，用于探针接触的射频焊盘面积仍将维持在约650 μm²左右，这与纳米尺度器件之间形成了巨大的尺寸和电气失配。将焊盘面积缩减一到两个数量级在工艺上是直接可行的，但在仪器（探测台）层面则是革命性的挑战——目前亚10 μm间距的探针根本不存在。

四、毫米波片上测量中的寄生耦合问题

4.1 探针与环境的耦合效应

在毫米波频段，一个容易被忽视但影响重大的现象是：探针、测试结构和相邻结构之间存在寄生耦合路径。这些耦合路径在测量DUT和测量dummy结构时是不同的，因为被测结构附近的电磁环境不同，这直接导致了去嵌入误差。

一个直观的实验很好地证明了这一点：将一个pad-open测试结构从晶圆上切割下来，放置到纯介电支撑体的边缘（使探针背面朝向空气）。对比切割前后的S₁₁频率响应，可以清楚看到：切割后探针背面朝向空气的配置显著衰减了60 GHz和90 GHz附近的谐振现象。

图注：将pad-open结构从晶圆切割分离后，探针背面环境从复杂的硅/金属化变为空气，60 GHz和90 GHz附近的谐振效应明显减弱。这证实了探针背面环境耦合是毫米波谐振的主要成因之一。

4.2 三维电磁仿真揭示的耦合机理

通过基于SEM扫描电镜照片重建的探针近似拓扑进行三维电磁仿真，可以系统地揭示耦合机理。仿真模型中，一个相邻器件以10 μm的间距放置在探针下方。

研究的核心结论是：毫米波频段谐振现象的主要成因之一是探针背面的电磁环境变化。这种耦合在两个阶段都产生影响：

片外校准阶段：探针背面是氧化铝（ISS上相邻标准件间距足够大）

片上测量阶段：探针背面是复杂的硅和金属化结构，频率响应被显著改变

4.3 应对耦合的版图设计建议

降低寄生耦合效应的工程措施包括：

增大相邻测试结构之间的间距

采用交错（quincunx）排列方式布置测试结构

尽量减少测试结构数量以控制占用的硅面积

这些措施需要在硅面积成本和测量精度之间进行权衡。

五、噪声校准与去嵌入

5.1 噪声相关矩阵方法

毫米波噪声表征中，最常用的技术是基于噪声相关矩阵（noise correlation matrix）的概念。该方法将整个噪声测量链路中的每个部分（输入网络、DUT、输出网络）视为二端口，通过链式形式的噪声相关矩阵进行级联运算，从总体测量中提取DUT的噪声相关矩阵，进而得到四个噪声参数（NF_min、R_n和Y_opt）。

上面的关键数学表达式描述了DUT噪声相关矩阵的提取过程：从系统总噪声相关矩阵中减去输入网络和经DUT传播后的输出网络的噪声贡献，通过输入网络链矩阵的逆矩阵和转置共轭矩阵进行坐标变换。

5.2 实际操作中的简化方法

在毫米波频段（W波段以上），使用外部调谐器的多阻抗技术虽然可行，但在片上测量中受到限制。实际工程中更常用的简化流程是：

首先用标定噪声源校准噪声接收机

然后利用去嵌入后的S参数和物理温度计算每个无源二端口的噪声系数

最后使用Friis方程从测量中推导出DUT的噪声系数或输出噪声功率

这种方法简单易行，适合毫米波片上噪声测量，但必须充分考虑链路各部分之间的失配效应，否则噪声校准精度将受到显著影响。

在G波段（140–220 GHz）的噪声测量中，需要使用液氮冷/热负载系统和WR-5波导定向喇叭天线来产生已知温度的噪声源。毫米波吸波材料的使用也是减少环境反射对噪声测量干扰的关键措施。

六、W波段和D波段噪声接收机性能

从噪声接收机的实测数据来看：

W波段（75–110 GHz）：总噪声系数在5–8 dB之间波动，在100 GHz以上有轻微上升

D波段（130–170 GHz）：总噪声系数约3–6 dB，整体较为平坦

图注：W波段和D波段噪声接收机的总噪声系数频率响应。D波段接收机在整体性能上优于W波段，主要得益于混频器和低噪声放大器技术的进步。

七、对国内相关行业的技术启示与发展建议

7.1 国内毫米波测量能力现状

国内多家高校和研究院所（如东南大学、中科院微电子所等）已具备W波段甚至D波段的片上测量能力，部分企业在毫米波探针和探测台方面也有一定的国产化进展。但与国际先进水平相比，在以下方面仍存在差距：

200 GHz以上频段的探针和校准基板基本依赖进口

去嵌入方法在毫米波频段的系统性研究相对不足

探针背面耦合等环境效应在国内测试实践中往往被忽视

7.2 关键工程实践建议

测试结构版图设计：在设计毫米波硅器件的高频测试结构时，必须预留充足的dummy结构（至少四种），并采用交错排列、增大间距的方式减少探针环境耦合。这在版图评审环节就应该明确要求。

校准方法选择：对于60 GHz以上的毫米波测量，强烈建议采用LRM/LRRM校准方法而非传统SOLT。对于计量级研究，多线LRL方法虽然耗时但不可替代。

接触质量管控：建立系统化的探针接触质量检查流程——包括平面度校准、短路反射系数的宽带频率响应一致性检查、接触电阻的定期监测。

去嵌入验证：养成验证去嵌入结果的习惯——提取的本征参数（如gm、Ri等）应与频率无关。如出现频率依赖性，说明去嵌入模型不够充分，需要增加dummy结构或改用分布参数模型。

7.3 技术投资与创业方向

毫米波/太赫兹探针国产化：目前全球市场主要被FormFactor（Cascade Microtech）等少数公司垄断，国产替代空间巨大

AI辅助的自适应去嵌入算法：利用机器学习技术从大量测试数据中自动优化去嵌入模型参数，降低对经验的依赖

片上自测试（BIST）技术：将测试结构的寄生效应巧妙利用为匹配网络，直接测量简单放大器而非裸晶体管，是突破亚毫米波测量瓶颈的创新思路

亚太赫兹频段（300 GHz–1 THz）硅器件表征平台建设：随着6G通信推进，这一频段的精确表征需求将爆发式增长

总结性结论

毫米波频段硅基器件的片上测量校准与去嵌入，远不是简单的"先校准再减寄生"的操作流程。它是一套涉及电磁理论、微纳制造、精密仪器和工程经验深度耦合的系统工程。

本文所阐述的技术体系揭示了几个值得关注的事实：第一，先进硅工艺相比III-V族工艺在去嵌入方面面临量级上更大的挑战，这主要源于硅衬底的低电阻率和BEOL的高度复杂性。第二，当测量频率突破100 GHz后，传统集总参数去嵌入模型逐步失效，分布参数方法成为刚需。第三，探针与片上环境的耦合效应是毫米波测量中谐振伪影的重要成因，但这个问题在工程实践中经常被忽视。第四，随着频率向亚毫米波和太赫兹方向推进，测试焊盘尺寸与纳米器件之间的巨大尺寸失配将成为根本性瓶颈，可能需要从BIST等全新测量理念层面寻找突破口。

对于国内从事毫米波芯片设计和表征的团队而言，深入理解这些校准与去嵌入技术的物理本质和工程细节，避免在高频段"黑盒式"地使用测量设备和软件，是确保器件模型准确、电路设计成功的基本功。测量精度的每一个dB，都可能直接转化为系统性能的优劣。在这个领域，没有捷径可走，只有扎实的工程实践和持续的技术积累。