0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

频率逻辑笔,Logic test circuits

454398 2018-09-20 19:17 次阅读

频率逻辑笔,Logic test circuits

关键字:CD4093,逻辑测试电路

电路如图所示。由4个二输出端与非门,一只晶体管组成,并采用压电陶瓷蜂鸣器发声,根据音调不同判断被测逻辑状态。
电路原理:电路中由与非门ICB、R3、C1组成“0”振荡器,与非门Icc、H4、C2组成“1”振荡器,R3、C1或R4、C2取值不同时,振荡器的频率也不同。ICB的⑤脚和ICC的⑦脚是控制端,加高电平“1”时振荡器工作,输出矩形波。该逻辑笔的检测状态为:(1)当探针T未检测或检测到“悬空”状态时,I—CA输出“0”(一般认为逻辑门输入端开路时,输入为“1”)。同时VT截止,ICC的⑦脚被R2下拉为“0”,“0”振荡器和“1”振荡器均停振,ICD无输出,蜂鸣器HTD不发声:(2)当探针T检测到“0”时,VT截止,Icc的⑦脚为“0”,“1'’振荡器不工作。同时,“0”信号经ICA反相后使ICB的⑤脚为“1”,“0”振荡器起振,产生较低频率(以200Hz~600Hz为宜)的矩形波振荡信号,通过ICD驱动HTD发出低频鸣响;(3)当探针T检测到“1”时间,经ICA反相使ICB的⑤脚为“0”,“0”振荡器不工作,此时VT导通,Icc的⑦脚为“1”,“1”振荡器起振。以1000Hz-1500Hz为宜的振荡信号,经ICD驱动HTD发出高频鸣响:(4)当探针T检测到“CP”脉冲时,相当于“0”、“1”交替输入,“0”振荡器和“1”振荡器轮流输出,HTD产生高、低频率的混合鸣响。 元件选用:ICA—ICD选用带施密特触发器的二输入端与非门集成电路CD4093,其内含有4个二输入端与非门,故可满足要求。VT选用3DG8D.取β=80~120,HTD使用27A-1型压电蜂鸣器,图中的+5V、GND分别接被测电路的电源和地。
作者:沈左
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏

    评论

    相关推荐

    keil中Logic Analyzer可以在硬件上在线调试,为什么把全局变量加入Logic Analyzer不显示波形呢?

    keil中Logic Analyzer可以在硬件上在线调试,按照说明文档上调试,用的是SW模式,为什么把全局变量加入Logic Analyzer不显示波形呢?是不是时钟频率选择的不合适?还是必须得对调试寄存器配置?
    发表于 05-16 06:47

    CPLD组成和逻辑块作用介绍

    在CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)中,逻辑块是实现逻辑功能的核心模块。它主要由可编程乘积项阵列(即与阵列)、乘积项分配
    的头像 发表于 04-07 17:37 913次阅读
    CPLD组成和<b class='flag-5'>逻辑</b>块作用介绍

    可编程逻辑阵列PLA内部逻辑结构示意

    可编程逻辑阵列(Programmable Logic Array,PLA)和可编程阵列逻辑(Programmable Array Logic,PAL)都是数字
    发表于 02-02 11:41 789次阅读
    可编程<b class='flag-5'>逻辑</b>阵列PLA内部<b class='flag-5'>逻辑</b>结构示意

    逻辑分析仪产生的脉冲频率不对

    各位大佬帮忙看一下,为什么逻辑分析仪的P24产生的脉冲频率不对(按道理应该产生频率1KHz,逻辑分析仪出来脉冲频率是48Hz),而且不管怎么
    发表于 12-13 17:00

    FPGA中的逻辑运算是如何实现的?

    可编程逻辑功能块(Configurable Logic Blocks, CLB),顾名思义就是可编程的数字逻辑电路,可以实现各种逻辑功能。
    发表于 10-31 18:24 703次阅读
    FPGA中的<b class='flag-5'>逻辑</b>运算是如何实现的?

    systemverilog:logic比reg更有优势

    在systemverilog协议中,logic定义四态值,即向量(vector)的每个位(bit)可以是逻辑0, 1, Z或X,与verilog协议中的reg很接近。但是logic有个很明显的优势,不允许多驱动。
    的头像 发表于 10-26 09:32 472次阅读
    systemverilog:<b class='flag-5'>logic</b>比reg更有优势

    什么是Logic Synthesis?Synthesis的流程

    什么是Logic Synthesis?Logic Synthesis用于将输入的高级语言描述(如HDL、verilog)转换为门级电路的网络表示。
    的头像 发表于 10-24 15:56 753次阅读
    什么是<b class='flag-5'>Logic</b> Synthesis?Synthesis的流程

    systemverilog:logic比reg更有优势?

    在systemverilog协议中,logic定义四态值,即向量(vector)的每个位(bit)可以是逻辑0, 1, Z或X,与verilog协议中的reg很接近。但是logic有个很明显的优势,不允许多驱动。
    的头像 发表于 09-28 17:34 1999次阅读
    systemverilog:<b class='flag-5'>logic</b>比reg更有优势?

    信号完整性学习笔记之ECL逻辑电路

    ECL 电路( Emitter Coupled Logic )是发射极梢合逻辑电路,由于其基本门电路工作在非饱和状态 , 是一种非饱和型的数字逻辑电路。
    的头像 发表于 09-25 14:54 3123次阅读
    信号完整性学习笔记之ECL<b class='flag-5'>逻辑</b>电路

    什么是test point?test point的作用有哪些?

    Test point指的是在电路或芯片设计中特别添加的电路元件或逻辑,以便在测试时可以轻松地检测电路的正确性。
    的头像 发表于 09-15 11:34 2013次阅读
    什么是<b class='flag-5'>test</b> point?<b class='flag-5'>test</b> point的作用有哪些?

    什么叫可编程逻辑器件 可编程逻辑器件有哪些特征和优势?

    可编程逻辑器件(Programmable Logic Device,PLD)是一类集成电路器件,可以根据用户的需求进行编程和配置,以实现特定的逻辑功能。它们具有可编程的逻辑门、时钟资源
    发表于 09-14 15:25 1654次阅读

    时序分析基本概念介绍&lt;Combinational logic&gt;

    今天我们要介绍的时序分析概念是Combinational logic. 中文名组合逻辑单元。这是逻辑单元的基本组成器件。
    的头像 发表于 07-10 14:31 545次阅读
    时序分析基本概念介绍&lt;Combinational <b class='flag-5'>logic</b>&gt;

    [TEST] [NEW] ユーザーズマニュアル  ハードウェア編

    [TEST] [NEW] ユーザーズマニュアル  ハードウェア編
    发表于 07-07 18:36 0次下载
    [<b class='flag-5'>TEST</b>]  [NEW] ユーザーズマニュアル  ハードウェア編

    Transient Load Test Board 原理图

    Transient Load Test Board 原理图
    发表于 07-05 20:15 2次下载
    Transient Load <b class='flag-5'>Test</b> Board 原理图

    Mini-Circuits固定衰减器的介绍及其特性

    Mini-Circuits是一家知名的电子元件制造商,提供广泛的射频(RF)和微波领域的产品,包括固定衰减器。以下是关于Mini-Circuits固定衰减器的介绍及其特性。
    的头像 发表于 06-10 11:21 894次阅读