AD80066：16位CCD/CIS信号处理器的全面解析

在电子设计领域，信号处理器的性能直接影响着整个系统的表现。今天我们就来深入探讨一款功能强大的16位CCD/CIS信号处理器——AD80066。

文件下载：AD80066KRSZ.pdf

产品概述

AD80066是一款专为成像应用设计的完整模拟信号处理器。它采用4通道架构，能够对线性电荷耦合器件（CCD）或接触式图像传感器（CIS）阵列的输出进行采样和调理。该处理器具有16位、24 MSPS的模数转换器（ADC），可根据需求配置为4通道、3通道、2通道或1通道设备，灵活性极高。

产品特性

高性能ADC

AD80066配备16位、24 MSPS的ADC，支持4通道最高24 MHz（6 MHz/通道）和3通道最高24 MHz（8 MHz/通道）的操作，能够满足高速数据采集的需求。

灵活的输入配置

输入范围可选择3 V或1.5 V峰峰值，还具备输入钳位电路，能有效保护输入信号。同时，相关双采样（CDS）功能可提高信号的准确性。

可编程增益和偏移

支持1×~6×的可编程增益和±300 mV的可编程偏移，可根据不同的应用场景进行灵活调整。

多种输出模式

采用多路复用的字节宽输出，还有可选的单字节输出模式，方便与不同的系统进行接口。

低功耗设计

在24 MHz操作时功耗为490 mW，并且提供降低功耗模式和睡眠模式，有助于延长设备的续航时间。

数字接口兼容性

具备3线串行数字接口，支持3 V/5 V数字I/O兼容性，方便与其他数字设备进行通信。

应用领域

AD80066广泛应用于各种成像设备，如平板文档扫描仪、胶片扫描仪、数字彩色复印机和多功能外设等。其高性能和灵活性使其成为这些应用的理想选择。

技术细节

工作模式

AD80066支持多种工作模式，包括4通道CDS模式、4通道SHA模式、1通道CDS模式和1通道SHA模式。通过编程配置寄存器，可以选择不同的工作模式。

4通道CDS模式

在该模式下，AD80066同时采样A、B、C、D四个输入电压。CDSCLK1下降沿采样CCD波形的参考电平，CDSCLK2下降沿采样数据电平。每个CDS放大器输出参考电平和数据电平的差值，经过偏移DAC和PGA处理后，通过16位ADC进行采样。

4通道SHA模式

此模式下，AD80066同样同时采样A、B、C、D四个输入电压，采样点由CDSCLK2控制。输入信号相对于OFFSET引脚的电压进行采样，OFFSET引脚可用于粗偏移调整。

内部寄存器

AD80066的内部寄存器包括配置寄存器、复用寄存器、PGA增益寄存器和偏移寄存器。通过3线串行接口对这些寄存器进行编程，可以实现对增益、偏移和工作模式的调整。

配置寄存器

控制AD80066的工作模式和偏置电平，如输入电压范围、内部电压参考、CDS/SHA模式、输出模式、操作速度和电源模式等。

复用寄存器

控制采样通道的顺序，可根据需要选择不同的通道顺序。

PGA增益寄存器

每个通道都有独立的PGA增益寄存器，可在64个增量中调整增益范围。

偏移寄存器

用于单独编程A、B、C、D四个通道的偏移，范围从 -300 mV到 +300 mV，以512个增量进行调整。

电路操作

模拟输入 - CDS模式

在CDS模式下，CCD参考电平在CDSCLK1从高到低转换时采样，数据电平在CDSCLK2从高到低转换时采样。输入钳位由CDSCLK1控制，可将CCD信号电平转换到AD80066的输入共模范围内。

模拟输入 - SHA模式

在SHA模式下，输入信号在CDSCLK2下降沿采样，OFFSET引脚的电压也在此时采样。输入钳位在该模式下禁用。

可编程增益放大器（PGA）

每个通道都有一个PGA，增益范围从1×（0 dB）到5.8×（15.5 dB），可在64个步骤中进行调整。增益曲线近似为线性dB，但V/V增益与寄存器代码非线性相关。

性能指标

模拟规格

包括最大转换速率、精度、模拟输入参数、放大器参数、噪声和串扰、电源抑制比等。例如，4通道CDS模式下最大转换速率为24 MSPS，ADC分辨率为16位，积分非线性（INL）为 +20/ -5 LSB，微分非线性（DNL）为 ±0.5 LSB。

数字规格

规定了逻辑输入和输出的电压、电流和电容等参数，确保与数字系统的兼容性。

时序规格

详细说明了时钟参数、串行接口时序和数据输出延迟等，保证系统的正常运行。

电路和布局建议

输入耦合电容

推荐使用0.1 μF的输入耦合电容，可减少信号衰减、提高线性度和降低采样误差。

接地和电源

建议使用单个接地平面，DRVDD数字驱动电源可单独使用，但需与其他部分的接地平面解耦。

数字输出负载

应尽量减少数字输出的负载，可使用短迹线连接到数字ASIC或使用外部数字缓冲器。

时序要求

为减少数字瞬变的影响，CDSCLK2的下降沿应与ADCCLK的上升沿同时或提前发生。

解耦电容

所有0.1 μF的解耦电容应尽可能靠近AD80066的引脚。

未使用输入

在1通道模式下，未使用的模拟输入应接地。

总结

AD80066作为一款高性能的16位CCD/CIS信号处理器，具有丰富的功能和出色的性能。其灵活的配置选项、低功耗设计和广泛的应用领域，使其成为成像设备设计中的理想选择。在实际应用中，工程师们需要根据具体需求合理配置内部寄存器，优化电路和布局，以充分发挥AD80066的优势。大家在使用AD80066的过程中，有没有遇到过什么特别的问题或者有什么独特的应用经验呢？欢迎在评论区分享。