MPS Zero-Bias TLVR创新技术亮相DesignCon 2026

DesignCon 2026

当地时间2月24日至26日，全球高速系统设计领域最具影响力的盛会——DesignCon 2026在美国圣何塞会议中心盛大举行。作为芯片、板卡和系统设计工程师的“年度聚会”，这里不仅是前沿技术的风向标，更是推动AI数据中心基础设施重构的策源地。

PART.01

站在硅谷的中心，定义“芯”未来

自1995年创办以来，DesignCon始终是高速通信和半导体领域工程师们的权威会议。今年的会议更是群星云集，议题从量子互联网到Agentic AI，从224G/448G高速互连到系统级电源完整性，直指AI时代算力爆发的底层矛盾。

在今年的会议上，一个明显的趋势是：行业的关注点已不再局限于单颗芯片的性能，而是转向了多芯片协同、整机柜供电以及系统级的热管理。作为全球领先的电源解决方案供应商，MPS（Monolithic Power Systems）深度参与其中，以技术破局者的姿态向业界展示了面向下一代AI服务器的供电答案。

PART.02

现场直击：MPS演讲技术热潮

在本次DesignCon 2026的技术论文专场，MPS携手其生态伙伴，发表了题为《How Zero Bias Discrete TLVR Maximizes Revenue on Product Boards》的精彩演讲。

MPS的专家们深入剖析了零偏压TLVR（Zero-Bias Trans-Inductor Voltage Regulator）这一创新技术，证明了该技术如何在高功率密度与高效率之间实现平衡。

PART.03

技术深潜：

ZB-TLVR如何打通AI供电的“任督二脉”？

AI的进步依赖于算力，而算力的瓶颈往往在于供电。新一代AI CPU/GPU在追求极致计算速度的同时，其功耗也水涨船高，对电压调节模块（VR）提出了近乎苛刻的要求：更快的瞬态响应、更高的电流承载能力以及更高的转换效率。

TLVR（Trans-Inductor Voltage Regulator）通过在传统电感外串联一个补偿电感（Lc），实现相位间电流的同步耦合与加速响应，从而在提高瞬态响应速度的同时，降低纹波并减少对大容量输出电容的需求。但是TLVR有一个关键痛点——电感中存在直流偏磁。这迫使设计人员不得不选择体积更大、饱和电流更高，感值更小的电感，导致效率与密度难以兼得。

图2：传统TLVR电路拓扑

MPS此次展示的“Zero-Bias TLVR”技术，巧妙地解决了这一行业难题：

01消除直流偏置，解锁“零偏压”

ZB-TLVR技术对传统TLVR拓扑进行了创新性改造，通过改变补偿电感的位置，让传导电感（Trans-Inductor, TL）副边绕组形成反向电流，抵消磁芯中的直流磁通分量，实现等效励磁电感的零直流偏置。这一设计解决了传统TLVR电感易饱和的问题，允许使用更高电感值的TL，既能有效降低电流纹波，又能在保持瞬态响应的前提下降低开关频率，大幅减少开关损耗，从拓扑底层提升供电转换效率。

02不再担心饱和，效率飙升

由于消除了直流偏磁，电感感值无需为高饱和电流（Isat）而妥协，这使得工程师可以采用感值更高的电感。更高的感值意味着在同样的电流纹波要求下，可以降低开关频率，从而大幅降低开关损耗。根据实测数据，ZB-TLVR相比传统TLVR，峰值效率提升了0.73%，在246A的热设计电流（Thermal Design Current, TDC）点，效率依然高出0.31% 。对于千亿参数的AI训练集群而言，这微小的效率提升意味着巨大的电力成本节约，为AI算力中心实现节能增效。

03电感选型：分立式vs.集成式

MPS的演讲给出了清晰的电感选型指南。MPS对分立TL与集成TL的磁芯损耗、铜损进行全维度对比分析：

分立TL拥有独立磁通路径，磁芯损耗更低，且物理分离的绕组大幅降低高频下的邻近效应，交流电阻（ACR）损耗远低于集成组TL，完美适配AI供电的高频工作场景；

集成式电感拥有更高的功率密度，容易实现电路的集成化；更低的副边阻抗，可以更容易实现相电流均衡；

分立TL的散热更均匀，更容易解决AI服务器高功率下的散热难题；

分立TL拥有成熟的设计方案与制作工艺，并已经随TLVR的普及得到了市场广泛的验证，当前阶段，分立TL成本更低，更适合AI算力基础设施的规模化部署。

04布局优化：巧解不对称布局难题

AI算力的快速负载瞬态响应，对供电系统的PCB布局提出了极高要求。MPS针对ZB-TLVR拓扑的特性，制定了系统化的PCB布局优化准则，从根源上降低寄生损耗，保障供电稳定性：

功率级环路最小化：缩短Buck半桥输出节点到主电感的走线，降低噪声信号带来的影响，并减少线路阻抗带来的功率损耗。采用对称布局，尽可能保证各相输出到负载的走线阻抗一致，避免电流不平衡问题；

副边绕组走线优化：针对ZB-TLVR副边绕组载流的特性，通过一系列缩短副边走线优化设计，大幅降低了走线损耗，大大提高了峰值效率，TDC点的效率提升大于0.5%。

同时，ZB-TLVR拓扑天然存在阻抗不对称，采用MPS多相控制器的相电流平衡控制方案，更好地解决了ZB-TLVR拓扑固有的阻抗不对称导致的电流不均问题，搭配MPS高效稳定的DrMOS，在8相供电/420A输出电流下仍能保持相电流均衡，稳态性能和瞬态响应完全满足服务器的规范要求。

PART.04

赋能AI：从实验室到千行百业

当前，AI数据中心的基础设施正在经历一场“系统级重构”。单机柜功耗突破100kW大关，传统的供电架构在巨大的直流压降（IR Drop）和热管理挑战面前捉襟见肘。ZB-TLVR技术恰逢其时，它通过更高的效率直接降低了供电环节的热损耗，缓解了散热压力。搭配MPS成熟可靠的VR方案，可以简化供电网络（PDN）的设计难度，让工程师能将更多精力投入到算力核心的创新中。