三星的七纳米是全球首个导入极紫外光微影光刻技术的晶圆代工厂

日前，三星召开2018 晶圆代工技术论坛，三星在席间不仅揭露了手上的7 纳米投片进度，并且还揭露了3 纳米制程技术的蓝图，崭露抢滩未来高效运算(high-performance computing) 和物联网市场的野心。

如下图三星释出的制程蓝图所示，省先针对7 纳米部分，三星晶圆代工部门总裁ES Jung 表示，三星的七纳米是全球首个导入极紫外光(EUV) 微影光刻技术的晶圆代工厂，这与过去传统的ArF 浸没式光刻大不相同，该制程已在2018 年上线投产。

三星电子4日在日本举行“三星晶圆代工论坛2018日本会议”，简称SFF Japan 2018，这是三星第二次在日本举行代工会议，日本PCwatch网站介绍了三星这次会议的主要内容，三星的口号是“最受信任的代工厂”，并公布了三星在晶圆代工上的最新路线图。

三星高管表示2018年晚些时候会推出7nm FinFET EUV工艺，而8nm LPU工艺也会开始风险试产，2019年则会推出5/4nm FinFET EUV工艺，同时开始18nm FD-SOI工艺的风险试产，后者主要面向RF射频、eMRAM等芯片产品。

2020年三星则会推出3nm EUV工艺，同时晶体管结构也会大改，从目前的FinFET变成GAA（ Gate-All-Around）结构，GAA公认为7nm节点之后取代FinFET晶体管的新一代技术候选。

Gate-All-Around就是环绕栅极，相比于现在的FinFET Tri-Gate三栅极设计，将重新设计晶体管底层结构，克服当前技术的物理、性能极限，增强栅极控制，性能大大提升。自二十一世纪初以来，三星和其他公司一直在开发GAA技术。 GAA晶体管是场效应晶体管（FET），在通道的所有四个侧面都有一个栅极，用于克服FinFET的物理缩放比例和性能限制，包括电源电压。

三星公司市场副总裁Ryan Sanghyun Lee表示，自2002年以来，三星专有的GAA技术被称为多通道FET（MBCFET）。据该公司介绍，MCBFET使用纳米片器件来增强栅极控制，显着提高晶体管的性能。

据了解，三星口中的MBCFET,其实属于水平沟道栅极环绕技术(Horizontal gate-all-around,有些文献中又称为Lateral gate-all-around,以下简称水平GAA，栅极环绕则简称GAA)的一种.

尽管并没有公开对外宣布,但其它的芯片厂商其实也在同一个方向努力,所计划的启用时间点也是大同小异.大家都是采用水平GAA,只不过鳍片形状各有不同,三星是采用纳米板片形状的鳍片,有些厂商则倾向横截面为圆形纳米线形状的鳍片....这些都隶属于水平GAA,其它的变体还包括六角形鳍片,纳米环形鳍片等。

对三星来说，他们的7nm客户都有谁至关重要，特别是在台积电抢下绝大多数7nm订单的情况下，原文作者认为台积电的7nm产能不可能包揽所有7nm订单，三星依然有机会抢得客户，因此他猜测某公司下一代的GPU有可能交由三星代工——不过他强调这是自己的推测。

在GPU代工上，三星使用14nm工艺给NVIDA的GTX 1050 Ti/1050显卡的GP107核心代工过。

下面是三星在封装测试方面的路线图了，目前三星已经可以提供FOPLP-PoP、I-Cube 2.5D封装，明年则会推出3D SiP系统级封装，其中I-Cube封装已经可以实现4路HBM 2显存堆栈了。

不过针对三星的这种设计，,Intel Bohr就曾经作出如此的评价:"...这种设计其实并没有他们吹嘘得那么惊天地泣鬼神,只不过是把传统的finfet平躺下来摆放而已,还不清楚这种设计是不是就比纳米线沟道更给力."

目前台积电已吃下AMD 代号Rome 的二代Epyc 处理器，该处理器采用了Zen 2 处理器架构和7 纳米制程，随着格罗方德(GlobalFoundries) 八月底也宣布退出7 纳米先进制程竞争，三星表示，乍看之下台积电大获全胜，但其实三星仍有机会。

三星指出，考量到智慧型手机厂也有整合单芯片(SoC) 之生产需求，故台积电不太可能有足够空间全面发展7 纳米生产线，产能估计不足以满足目前技术领先的几间GPU 公司，因此依照推断，将有些厂下一代芯片也将导入7 纳米制程，并交由三星生产。

在三星这场简报会议上，三星估计，未来该公司的7纳米技术将应用在网路和汽车芯片领域，但市场人士多有质疑，三星7纳米制程仅能获网路、汽车芯片采纳，而非更为高效的GPU芯片市场，这意味着三星的7纳米制程，很可能并不合乎Nvidia、AMD等芯片巨头的技术标准。