通过FPGA控制ADV7513芯片实现HDMI音视频输出-电子发烧友网

HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)是一种全数字化视频和音频传输接口，可以传输未压缩的音频及视频信号。HDMI向下兼容DVI(数字视频接口，只能用来传输视频，而不能同时传输音频)。DVI 和HDMI 接口协议在物理层均使用TMDS 标准传输数据。

虽然本文案例是直接通过FPGA控制ADV7513芯片实现HDMI音视频输出，不需要用RTL去实现TMDS算法，但是TMDS是HDMI技术的基础，了解TMDS算法和数据传输的时序有助于用户更好的理解和控制ADV7513器件。

1 了解TMDS

TMDS(Transition Minimized Differential Signaling最小化传输差分信号) 是由Silicon Image公司开发的一项高速数据传输技术，目的是减少信号跳变(从而降低电磁干扰)，实现直流平衡，以及抗干扰传输。

TMDS传输系统分为两个部分：发送端(Source)和接收端(Sink)。HDMI的数据传输拥有三个TMDS通道，每个通道的传输信号如下：

HDMI通过时分复用技术，在视频信号的消隐期内将音频和辅助数据打包插入，与视频数据一起通过TMDS通道传输。HDMI的某一帧的数据传输参考图如下：

可见HDMI的数据传输分三个传输阶段(控制期、数据岛期、视频数据期)，每个阶段传输的数据如下：

视频数据期(Video Data Period)：这是最主要的阶段，用于传输有效的像素数据。TMDS通道2传输B(蓝色)分量数据，TMDS通道1传输G(绿色)分量数据，TMDS通道0传输R(红色)分量数据。

数据岛期(Data Island Period)：发生在行消隐期(HBlank)和场消隐期(VBlank)内，但避开最开始的控制期。用于传输音频数据和辅助数据，还包括HSYNC行同步和VSYNC场同步信号。

控制期(Control Period)：发生在行消隐期(HBlank) 和场消隐期(VBlank) 的开始部分。传输2位的同步控制信号(HSYNC行同步和VSYNC场同步)和前导码(Preamble)。

总结HDMI的TMDS数据传输过程： TMDS发送端收到控制器(FPGA)传来的视频/音频/控制数据，然后对这些数据进行编码和并/串转换，再将数据分别分配到独立的传输通道发送出去。接收端(显示器)接收来自发送端的串行信号，对其进行解码和串/并转换，然后发送到显示器的控制端。与此同时也接收时钟信号，以实现同步。

下面通过对比单端传输和差分传输的不同来帮助读者理解TMDS为何采用差分方式传输信号。

单端传输：用一根信号线对GND的电压值来表示逻辑"0"和"1";

差分传输：用两根信号线来传输一路信号，两根信号线上传输的信号幅值相等，相位差为180°(极性相反)，用它们的差值来表示逻辑"0"和"1"。

差分传输有利于消除共模干扰(差分传输的两根线通常布在一起，当其中一方受干扰时，另一方也受到同样的干扰。这样，在采样时能够相互抵消，从而减小干扰，增强抗干扰能力)。

2 HDMI 接口定义

HDMI自问世以来，为了适应不同设备的需求，发展出了几种物理接口类型。同时，所有类型的HDMI接口都基于相同的核心信号定义(TMDS通道等19个引脚)，只是物理尺寸和针脚排列不同，最常见的是Type A(标准HDMI接口)引脚排列和定义如下：

注：

1. 每个TMDS数据对(正、负)和时钟对都有自己的专用屏蔽线(Pin 2, 5, 8, 11)，这对于保证高速信号传输的完整性和减少干扰至关重要。

2. EDID (Extended Display Identification Data 即扩展显示识别数据): 源设备通过DDC通道(Pin 15-SCL, Pin 16-SDA)读取显示器/电视的分辨率、刷新率、音频支持等信息，从而正确地设置视频输出参数。

3. HDCP(High-bandwidth Digital Content Protection，即高带宽数字内容保护协议)：HDCP是一种由Intel开发的数字版权管理技术，主要用于保护数字音频和视频内容在传输过程中的安全，防止未经许可的复制或非法录制。HDCP的工作原理是通过加密传输信号，确保只有经过授权的接收设备才能解密并显示内容。在HDCP协议中，EDID扮演着关键角色。源设备会检查接收设备的EDID以确认其是否支持HDCP，如果发现不兼容或无效的EDID，源设备将不会发送加密内容，从而保护了内容的版权。

3 DE10-Nano的HDMI电路

DE10-Nano 的 HDMI 局部特细图：

开发板通过Analog Devices的ADV7513为用户提供高性能HDMI发射器，其支持HDMI v1.4功能(包括支持3D视频，支持分辨率最高达1080p和UXGA，像素时钟高达165MHz等)。ADV7513通过串行I2C总线接口进行控制，该接口连接到Cyclone V SoC FPGA上的引脚。电路原理图如下所示。