从微米到毫米：高频信号的板级挑战

近日，行业消息显示英特尔或于2027年为苹果代工低端M系列芯片，其核心依托18A先进制程工艺。这一动态不仅重塑代工格局，更对下游电路板提出严苛要求——当芯片频率突破新高，信号完整性成为系统性能的隐形瓶颈。

在高频应用场景中，信号完整性问题往往源于PCB设计细节：参考平面断裂、差分对长度失配、过孔stub效应等，都可能导致眼图闭合或时序抖动。尤其对于采用18A制程的芯片，其高速I/O接口（如USB4或Thunderbolt）对PCB的阻抗控制精度要求提升至±5%以内。传统工艺难以满足，而高频高速PCB通过优化叠层结构、采用低粗糙度铜箔及精准的阻抗仿真，能有效抑制信号衰减。例如，在关键走线区域使用 Rogers 等低损耗材料，可将介电损耗降低30%，显著改善眼图张开度。

值得注意的是，这类需求正从高端设备向消费级产品渗透。随着更多终端采用多核架构，PCB需同时处理高速数据流与低噪声电源分配。实践中，我们常通过时域反射计（TDR）测试验证信号质量，避免因板级缺陷导致芯片性能打折。

我是捷多邦的老张，深耕PCB行业十二年。技术演进如同细流汇海，唯有持续关注信号完整性等底层逻辑，才能在浪潮中站稳脚跟。若您对电子互连技术的前沿发展感兴趣，不妨定期追踪行业动态，让思考先行一步。