DAC3484 四通道 16 位 1.25 GSPS 数模转换器（DAC）技术文档总结

DAC3484是非常低功耗、高动态范围、四通道、16位 采样率高达1.25 GSPS的数字转模拟转换器（DAC）。

该设备包含简化复杂发射架构设计的功能： 2×到16×的数字插值滤波器，具有超过90dB的阻带衰减，简化了数据 界面和重建滤镜。独立的复杂混频器允许灵活的载波布置。 高性能低抖动时钟倍增器简化了设备的时钟管理，无需 对动态范围有重大影响。数字正交调制器校正（QMC）使得 直接通道间增益、偏移、相位和群延迟的完整 IQ 补偿 上转换应用。
*附件：dac3484.pdf

数字数据通过16位LVDS数据总线输入到设备，芯片内 终止。该设备包含先进先出（FIFO）、数据模式检查器和奇偶校验，以简化输入 接口。该接口还支持多设备的完整同步。

该装置被表征为在整个工业温度范围内的工作 范围为–40°C至85°C，采用非常小巧的88针9x9毫米WQFN封装或196针12×12毫米NFBGA封装 包。

功率极低，体积小，串扰性能优越，动态范围高，以及 DAC3484非常适合拥有多发射通道的系统。

特性

• 极低功率：1.27瓦，1.25 GSPS，完全
  工作条件
• 多DAC同步
• 可选2倍、4倍、8倍、16倍插值滤镜
  • 阻带衰减>90 dBc
• 灵活片上复杂混音
  • 两台独立精细混音器与32位
    士官
  • 节能粗搅拌器：± n×Fs/8
• 高性能、低抖动时钟倍增
  PLL
• 数字I和Q校正
  • 增益、相位、偏移和群延迟
    校正
• 数字逆辛滤波器
• 灵活的16位LVDS输入数据总线
  • 8 样本输入FIFO
  • 数据模式检查器
  • 奇 偶 校验
  • GC5330兼容
• 温度传感器
• 差分可扩展输出：10 mA 至 30 mA
• 多种封装选项：88针9×9毫米WQFN
  和196针12毫米×12毫米NFBGA（
  绿色/无电池）
  参数
  
  方框图

DAC3484 是德州仪器（TI）推出的高集成度四通道数模转换器，最高采样率达 1.25 GSPS，具备灵活插值滤波、复杂混频、正交调制校正（QMC）等功能，采用低功耗设计（1.27W@1.25 GSPS），适用于蜂窝基站、分集发射、宽带通信等高速宽带传输场景，支持多设备同步与严苛工业环境部署。

一、芯片基础信息与核心特性

1. 基础规格

• 型号与文档信息 ：文档编号 SLAS749E，2011 年 3 月发布、2015 年 11 月修订；支持多封装选项（88 引脚 9mm×9mm WQFN、196 引脚 12mm×12mm NFBGA），均为无铅环保封装，MSL 等级 3，峰值回流焊温度 260°C。
• 供电与温度 ：模拟电源（AVDD/PLLAVDD/IOVDD）3.3V，核心电源（DACVDD/DIGVDD/CLKVDD/VFUSE）1.2V；工作温度 - 40°C 至 85°C，结温最高 150°C，满足宽温工业应用需求。
• 散热与可靠性 ：WQFN 封装结到环境热阻 22.1°C/W，NFBGA 封装 37.6°C/W；底部裸露焊盘需焊接至 PCB 接地平面；ESD 防护等级 HBM±2000V、CDM±500V，符合 RoHS 标准。

2. 核心性能指标

• 分辨率与输出 ：16 位分辨率，无失码；差分电流输出，满量程电流 10mA-30mA 可调；输出阻抗 300kΩ，输出电容 5pF，输出合规电压范围 - 0.5V 至 AVDD+0.5V。
• 采样与动态性能 ：最高采样率 1.25 GSPS；SFDR 典型值 82dBc（20MHz 输出），IMD3 典型值 81dBc，THD 典型值 - 81dBc（1kHz），噪声谱密度（NSD）典型 160dBc/Hz；支持 2x/4x/8x/16x 插值滤波，阻带衰减 > 90dB。
• 功耗表现 ：1.25 GSPS 采样率、4x 插值、混频器开启时功耗 1.27W；掉电模式功耗仅 95mW，支持通道独立休眠，兼顾高性能与低功耗需求。

二、关键功能模块与工作原理

1. 核心功能模块

• 多通道信号处理 ：
  • 四通道独立 16 位 DAC 核心，支持单端 / 差分输出，可通过变压器驱动 50Ω 负载（推荐 4:1 阻抗比变压器，输出 1Vpp 差分电压）。
  • 集成 2x-16x 数字插值滤波器（FIR0-FIR3）与 9 抽头逆 sinc 滤波器（FIR4），可补偿采样保持电路的频率滚降，优化信号保真度。
• 灵活混频与调制校正 ：
  • 内置两路独立复杂混频器（FMIX），搭配 32 位 NCO，支持任意频率载波放置；同时提供省电型粗混频器（CMIX），支持 ±n×Fs/8 固定频率偏移，降低功耗。
  • 正交调制校正（QMC）模块，支持 I/Q 通道增益、相位、偏移与群时延校正，可补偿模拟调制器失衡，提升传输精度。
• 高速接口与同步 ：
  • 16 位 LVDS 输入接口，支持 DDR 双沿采样，内置 100Ω 终端电阻与 8 样本 FIFO，兼容 GC5330，支持字宽（16 位）/ 字节宽（8 位 ×2）两种输入模式。
  • 支持多设备同步，提供单同步源 / 双同步源模式，通过 OSTR/SYNC 信号实现相位对齐，适配多天线、多通道发射系统。
• 辅助功能集成 ：
  • 内置低抖动时钟倍频 PLL，支持外部时钟直接输入或 PLL 倍频模式，VCO 工作频率 3.3GHz-4.0GHz。
  • 集成温度传感器、数据模式检查器、奇偶校验功能，以及丰富报警监测（FIFO 碰撞、时钟丢失、PLL 失锁等），提升系统可靠性。

2. 工作原理

• 数字输入数据经 LVDS 接口传入 FIFO 缓冲，通过插值滤波器提升采样率后，经混频器（NCO 生成载波）实现信号上变频，再通过 QMC 模块校正 I/Q 失衡，最终由 DAC 核心转换为模拟电流输出。
• 时钟系统支持 PLL 倍频或直接输入，同步信号通过 FIFO 读写指针复位与时钟 divider 同步，实现多设备输出相位对齐；报警系统实时监测关键节点状态，异常时可自动关闭 DAC 输出。

三、应用场景与设计建议

1. 典型应用

• 蜂窝基站 ：多通道发射链路、分集发射系统，通过高采样率与 QMC 校正提升信号传输质量，支持 LTE-Advanced、载波聚合等技术。
• 宽带通信 ：高速闭环系统、中频（IF）上变频传输，利用插值滤波与混频功能简化外围电路，降低系统复杂度。

2. 设计注意事项

• 电源与去耦 ：模拟电源（AVDD/CLKVDD）需使用低噪声 LDO 供电，避免开关电源噪声耦合；所有电源引脚就近并联 0.1µF 陶瓷电容，核心电源额外配置 1µF 钽电容，模拟地与数字地单点连接。
• 接口与布线 ：
  • LVDS 信号线采用阻抗控制差分布线，长度匹配误差≤5ps，远离时钟与电源链路，避免串扰。
  • 时钟信号（DACCLKP/N/OSTRP/N）采用 LVPECL 驱动，差分阻抗匹配至 100Ω，多设备同步时确保时钟 skew≤300ps。
• 输出与散热 ：DAC 输出电流需通过变压器转换为电压信号，变压器中心抽头接地；底部裸露焊盘需通过过孔连接至 PCB 接地平面，大面积敷铜提升散热效率。
• 同步与配置 ：多设备同步优先选择双同步源模式，OSTR 信号与 DACCLK 需同源生成；通过 SPI 接口配置寄存器时，需遵循上电时序（先供电→复位→配置寄存器→使能输出），避免配置异常。

四、关键配置要点

• 插值与滤波 ：根据输入数据率选择插值倍数（2x-16x），宽频信号建议开启逆 sinc 滤波器（FIR4），需提前预留 3dB 信号裕量避免饱和。
• 混频与 QMC ：通过 config2 寄存器启用混频器，config14/config15 配置 NCO 频率；QMC 校正需通过 config8-config17 寄存器设置增益、相位与偏移参数，群时延校正通过 config46/config47 配置。
• 同步与报警 ：多设备同步需配置 config32 选择同步源，PLL 模式下通过 SYNC 信号复位 N 分频器；报警功能通过 config5/config7 配置，启用 FIFO 碰撞、时钟丢失等关键报警，异常时及时复位同步。