ADS5295 8 通道 12 位 100-Msps 低功耗模数转换器技术规格与应用总结

该ADS5295是一款低功耗、12位、100MSPS、8通道模数转换器（ADC）。低功耗和在紧凑封装中集成了多个通道，使该器件对于非常高通道数的数据采集系统具有吸引力。

串行低压差分信号 （LVDS） 输出减少了接口线的数量，并实现了高度的系统集成度。ADC数字数据可以通过每通道的一根或两根LVDS引脚线输出。在高采样率下，双线接口有助于保持较低的串行数据速率，从而允许使用基于现场可编程门阵列（FPGA）的低成本接收器。
*附件：ads5295.pdf

该器件集成了一个经过调整的内部基准电压源，可在器件之间精确匹配。预计通过内部参考模式将实现最佳性能。但是，该器件也可以通过外部基准电压源驱动。

该设备包含系统中常用的多种数字功能。这些功能包括低频抑制模式、数字滤波选项和可编程映射。

对于低输入频率应用，低频噪声抑制模式可实现低频噪声抑制，并将1MHz频段接近直流的信噪比（SNR）提高约3 dB。数字滤波选项包括低通、高通和带通数字滤波器，以及直流失调去除滤波器。该器件还提供LVDS输出引脚和模拟输入通道的可编程映射。对于不需要12位ADC SNR的应用，该ADS5295可配置为具有10倍LVDS串行的8通道10位ADC，以降低输出数据速率。

该器件采用 12 mm × 12 mm QFP-80 封装。ADS5295额定工作温度范围为–40°C至+85°C。

特性

• 最大采样率：100 MSPS
• 专为低功耗而设计：
  • 每通道 80 mW，100 MSPS
• 信噪比：70.6 dBFS
• SFDR：10 MHz、100 MSPS 时为 85 dBc
• 串行LVDS ADC数据输出：
  • 每通道单线或双线串行LVDS输出
  • 单线接口：
    高达 80 MSPS 的采样率
  • 双线接口：
    高达 100 MSPS 的采样率
• 数字处理块：
  • 可编程 FIR 抽取滤波器和过采样，可最大限度地减少谐波干扰
  • 可编程IIR高通滤波器，可最小化直流失调
  • 可编程数字增益：0 dB至12 dB
• 低频噪声抑制模式
• ADC输入通道和LVDS输出引脚之间的可编程映射
• 通道平均模式
• 各种LVDS测试模式，用于验证
  FPGA或接收器的数据捕获
• 封装：12mm × 12mm QFP-80

参数

方框图

一、产品概述

ADS5295 是德州仪器（TI）推出的 8 通道 12 位超高速低功耗模数转换器（ADC），核心优势为多通道集成、低功耗设计、数字功能丰富，支持串行 LVDS 输出接口，适用于超声成像、通信系统、多通道数据采集等对通道密度和功耗敏感的场景。文档版本为 SBAS595，发布于 2012 年 12 月，器件采用 80 引脚 TQFP 封装（12 mm×12 mm），工作温度范围 - 40°C 至 85°C。

二、核心参数与性能特性

1. 基础规格

• 分辨率与采样率 ：12 位分辨率（无失码），最高采样率 100 Msps，支持 10 位模式（降低输出数据率）；单通道功耗仅 80 mW（100 Msps 时），总功耗 640.8 mW（典型值），低功耗优势显著。
• 动态性能 ：10 MHz 输入时 SFDR 达 85 dBc，SNR 达 70.6 dBFS，ENOB 达 11.4 LSB；通道间串扰＞85 dB，500 MHz 模拟输入带宽，支持宽频率信号采集。
• 输入特性 ：差分输入满量程 2 Vpp，输入共模电压 0.95 V（内部自偏置），直流输入电阻 2 kΩ、输入电容 3.7 pF，驱动难度低。

2. 供电与功耗

• 供电范围 ：单电源 1.7 V-1.9 V（AVDD 模拟电源、LVDD 数字电源，标称 1.8 V），简化供电设计。
• 功耗模式 ：支持全局掉电（典型功耗 45 mW）和通道待机模式（典型功耗 192 mW），适配不同功耗需求场景。

3. 封装与环境适应性

• 封装类型 ：80 引脚 TQFP 封装，带裸露热焊盘，散热性能优异，结到环境热阻（θJA）30.8 °C/W，结到板热阻（θJB）8.3 °C/W。
• 可靠性 ：ESD 防护电压 ±2000 V（人体模型 HBM）；结温最高 105°C，长期工作稳定性良好。

4. 接口特性

• 数据输出 ：支持单路 / 双路串行 LVDS 输出，单路模式最高 80 Msps，双路模式最高 100 Msps；序列化系数可选 10x/12x/14x/16x，适配不同数据率需求。
• 控制接口 ：支持 SPI 串行接口（最高 15 MHz），可配置工作模式、数字滤波、增益等参数，灵活适配系统设计。

三、工作模式与功能原理

1. 核心架构

8 通道独立设计，每通道集成采样电路、12 位 ADC 核心、数字处理模块及 LVDS 序列化器；采用流水线架构，默认数据延迟 12 个时钟周期（单路 LVDS）/16 个时钟周期（双路 LVDS）。

2. 主要工作模式

• 采样模式 ：全通道同步采样，支持单端 / 差分时钟输入（正弦波、LVPECL、LVDS、CMOS），时钟占空比兼容 35%-65%，适配多种时钟源。
• 输出模式 ：单路 LVDS（12x/10x 序列化）和双路 LVDS（12x/10x 序列化），支持字节级、位级、字级数据拆分输出，适配不同接收端设计。
• 低功耗模式 ：全局掉电模式关闭所有模块，唤醒时间 100 µs；通道待机模式仅关闭指定 ADC 通道，唤醒时间 5 µs，平衡功耗与响应速度。

3. 关键功能细节

• 数字处理模块 ：集成可编程 FIR 抽取滤波器（抽取率 2/4/8）、IIR 高通滤波器（抑制直流偏移）、0 dB-12 dB 数字增益（1 dB 步进），可权衡 SFDR 与 SNR 性能。
• 低频噪声抑制 ：支持低频率噪声抑制（LFNS）模式，优化直流至 1 MHz 频段噪声性能，SNR 提升约 3 dB。
• 通道灵活配置 ：支持通道平均（2/4 通道平均）、输入输出可编程映射，可自定义 LVDS 输出与模拟输入的对应关系，适配复杂布局需求。

四、应用场景与设计建议

1. 典型应用领域

• 超声成像、无线通信系统、多通道数据采集设备、工业控制与测试仪器等。

2. 设计关键要点

• 电源设计 ：模拟电源与数字电源需共地，所有电源引脚需就近并联 0.1 µF 去耦电容，降低电源噪声串扰。
• 输入与时钟设计 ：模拟输入需差分驱动，建议串联 5 Ω-10 Ω 电阻抑制振铃；高速采样时推荐低抖动差分时钟源，时钟幅度最低 1.5 Vpp（正弦波）。
• 布线与散热 ：PCB 需划分模拟区、数字区和时钟区，差分信号线成对紧密布线；裸露热焊盘需焊接至地平面，确保散热效率，避免结温过高。