2018年度Cadence中国用户大会分享设计者们的成功案例和解决经验

日前，2018年度Cadence中国用户大会（CDNLIVE2018）在上海召开，来自集成电路产业链上下游的超过1000人工程师集聚在一堂，Cadence的技术用户、开发者与业界专家一起，针对集成电路设计的关键设计和验证问题，高阶工艺芯片、复杂SoC和系统设计等创新技术和理念进行了广泛交流，分享设计者们的成功案例和解决经验。

大会每年都会面向用户征集技术论文，分享设计者们是如何使用Cadence技术，以及他们高效实现硅片、SoC和系统的技巧，内容涵盖设计与IP设计、集成与验证等所有方面。同时，论文评选专家将选择用户授权的大量论文资料进行展示和评选，从中评选出优秀作品和最佳论文。

经过专家评委的认真评选，题为《Multi-Tap FlexHtree在高性能CPU设计中的应用》的论文获评2018年度最佳论文将，论文作者来自于天津飞腾信息技术有限公司的彭书涛、黄薇、边少鲜。

Cadence公司全球副总裁石丰瑜先生为论文作者颁发了获奖证书。

该论文严密且理论深度较高，对于高性能CPU设计，特别是在16 nm以及更高级的工艺节点开发进行了深入分析。在这一节点上，signoff的corner很多，增加公共时钟路径长度、改善各RC端角下时钟延迟的一致性、降低设计的局部时钟偏斜已经成为数字后端设计师的共识。

Cadence innovus工具新增的multi-tap FlexHtree结构时钟树方案不仅提供了H-tree对称的时钟缓冲器单元结构和相等的线长特点，而且其对几何对称性降低了要求，确保了时序单元摆放完毕后就可以进行时钟树综合。建立了一个自动化的FlexHtree实现流程来降低不同corner下的时钟偏斜。

论文详细讨论了FlexHtree tap点的数量以及子树时钟综合引擎对时钟偏斜和设计时序的影响，进而找到了一个较好的FlexHtree实现方案。最后从时序、功耗和单元数量等方面对FlexHtree、CCOPT和鱼骨型Fishbone结构时钟树进行了较为全面的比较，从而得出该设计更适合采用灵活的FlexHtree结构。