0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

J-Link探针支持RISC-V、ARM和其它CPU平台

华兴万邦技术经济学 来源:未知 作者:李倩 2018-08-07 16:47 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

J-Link探针支持RISC-VARM和其它CPU平台

英国剑桥和德国希尔登市——2018年8月

UltraSoC日前宣布:公司已与SEGGER达成合作伙伴关系,以在UltraSoC集成化的系统级芯片(SoC)监测和分析环境中为J-Link调试探针提供支持。SEGGER的J-Link探针是业界最广泛使用的调试探针之一,支持包括RISC-V以及当前和过往代系的ARM内核在内的常用处理器平台的调试。此次的双方合作,使SoC开发人员能够通过UltraSoC灵活的片上监测和分析基础设施在调试时通过同一界面轻松地访问J-Link。

UltraSoC致力于让设计人员的工作变得更便捷:通过提供一种开放的、易于熟悉的且与内核架构供应商无关的环境,以满足每位工程师在处理器架构、开发工具和硬件方面的偏好。通过支持其框架内最广泛的平台和工具,UltraSoC为更多的设计人员开启了其嵌入式分析平台优势的大门,可以缩短开发时间、加快调试过程、降低风险和成本。

对SEGGER J-Link探针全面支持的集成意味着探针配置和调试监控可以在单一环境下进行,在使用UltraSoC的嵌入式分析功能的时候,设计师们将能够在设计流程中和随后的现场中深入了解CPU的运行情况,以作为更广泛的系统设计的一部分。

UltraSoC首席执行官Rupert Baines评论道:“像所有的工程师一样,芯片设计人员也希望能够为所从事的工作选择最好的工具。在UltraSoC,我们致力于与业内一流的硬件和软件提供商合作,来确保我们共同的客户可以将其生产能力和创新潜力最大化。作为我们行业中的领军企业之一,与SEGGER的合作完全符合我们的战略。随着我们越来越多的客户使用开源RISC-V平台,对灵活性和开放性的需求显著增加。这个行业正在发生变化,现在整个生态系统内的协作比以往任何时候都更为重要。”

SEGGER销售与市场营销总监Harald Schober补充道:“我们很高兴能够与UltraSoC一起携手合作——我们共同致力于提供最好的工具,来支持那些采用核心专利和开源CPU架构的设计师。我们两家公司已经共享了客户,期望这一合作将在RISC-V及其它平台上也能够快速成功。在UltraSoC环境中支持对SEGGER J-Link功能的访问是非常有意义的。”

SEGGER是为嵌入式系统提供软件、硬件和开发工具的业界领先供应商之一,公司为开发人员在整个开发流程中提供价格合理的、高质量的、灵活的、易于使用的工具和中间件组件。公司于2004年将J-Link引入到ARM市场,并成为为ARM开发人员提供行业标准调试探针的供应商。由于其易于使用,运行快速且可靠,J-Link系列的探针保持着行业领导者地位,同时可为设计人员提供一种可扩展的、价格合理的且功能齐全的解决方案。

SEGGER一直在不断地扩大其支持的内核架构的范围,包括其最近增加了对RISC-V的支持。在大多数情况下,同时在多平台操作,J-Link仅需要一个微小的软件/固件更新:当切换到一个不同的支持CPU产品系列或工具链时,没必要购买一份全新的J-Link探针或一个新的授权。所有的J-Link型号都是完全兼容的,提供无限制的免费升级,且用户在升级到更高端型号的时候可以即插即用。

关于SEGGER

SEGGER Microcontroller是为嵌入式系统提供软件、硬件和开发工具的全系列供应商。公司提供的支持覆盖整个开发流程,其中都提供价格合理、高质量、灵活且易于使用的工具和组件。SEGGER为安全通信及数据和产品安全提供解决方案,从而满足快速演进的物联网IoT)的需要。公司由Rolf Segger于1992年成立,是一家稳步发展的私人公司。SEGGER的总部位于德国,在美国办公室设在波士顿地区以及硅谷,并在各大洲均有分销商,可在全球范围内提供全系列产品。更多信息,请访问:www.segger.com

关于UltraSoC

UltraSoC是一家为系统级芯片(SoC)提供内部分析及监测技术的先锋企业,正是这些SoC驱动了当今各种电子产品的创新。产品设计人员可以使用UltraSoC的嵌入式分析技术为产品增加先进的网络安全、功能安全以及性能微调功能;与此同时该技术还能帮助企业更好地应对不断升级的系统复杂性难题以及日益严苛的缩短上市时间需求。UltraSoC的技术以半导体知识产权(semiconductor IP)和软件的形式提供给客户,最终应用覆盖了消费电子、计算和通信等行业。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 嵌入式
    +关注

    关注

    5212

    文章

    20763

    浏览量

    338740
  • RISC-V
    +关注

    关注

    49

    文章

    2985

    浏览量

    53704
  • UltraSoC
    +关注

    关注

    0

    文章

    40

    浏览量

    18379

原文标题:UltraSoC为嵌入式调试和分析环境添加SEGGER的J-Link调试探针

文章出处:【微信号:Technomics,微信公众号:华兴万邦技术经济学】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    RV生态又一里程碑:英伟达官宣CUDA将兼容RISC-V架构!

    时间里,RISC-V生态也在不断壮大,RISC-V CPU产品性能持续提高,开始往高性能的服务器CPU发展,形成向Arm服务器
    的头像 发表于 07-19 00:04 6926次阅读
    RV生态又一里程碑:英伟达官宣CUDA将兼容<b class='flag-5'>RISC-V</b>架构!

    用于在FRDM-i.MX93上调试Cortex-M33的推荐J-Link 型号?

    大家好 我正在使用 FRDM-I.MX93 开发板,目标是 Cortex-M33(实时内核)。我已经通过AN14120和一些社区讨论,我知道通过 SWD(P14 标头)上的 J-Link 支持调试
    发表于 04-22 06:56

    【教程】CW32之使用J-Link烧录.hex文件

    在平时调试时,我们也可以使用DAP-Link、ST-Link等进行烧录和Debug,使用方法和STM32类似。然而当我们手头只有hex文件(或bin文件)时,可以尝试使用J-Link进行烧录。
    的头像 发表于 04-01 16:56 3420次阅读
    【教程】CW32之使用<b class='flag-5'>J-Link</b>烧录.hex文件

    RISC-V支持 Nx吗?

    RISC-V architecture! · nrwl/nx · Discussion #27915 如果能够支持 RISC-V,那就太好了。目前我无法在我的 VisionFive2 板上
    发表于 02-04 06:27

    RISC-V vs ARM:为什么工业与边缘计算仍然选择 ARM 架构?

    在芯片架构讨论中,RISC-VARM 的对比,已经从“技术选型”升级为“路线之争”。 一边是  RISC-V :开源、免授权、可定制、不受单一厂商控制;另一边是  ARM :成熟
    的头像 发表于 01-21 17:33 1082次阅读
    <b class='flag-5'>RISC-V</b> vs <b class='flag-5'>ARM</b>:为什么工业与边缘计算仍然选择 <b class='flag-5'>ARM</b> 架构?

    探索RISC-V在机器人领域的潜力

    的帖子,这为希望进行底层开发的用户提供了极大的灵活性。 五、 总结与展望 优点: 1. 性能强大: K1 RISC-V CPU性能远超同价位ARM开发板,为复杂应用提供了可能。 2. 生态积极
    发表于 12-03 14:40

    使用J-Link Attach NXP S32K3导致对应RAM区域被初始化成0xDEADBEEF

    在IAR Embedded Workbench for Arm中使用J-Link Attach NXP S32K3的时候,会提示对应RAM区域被初始化成0xDEADBEEF,导致对应RAM区域的数据被“篡改”。
    的头像 发表于 11-03 15:26 5683次阅读
    使用<b class='flag-5'>J-Link</b> Attach NXP S32K3导致对应RAM区域被初始化成0xDEADBEEF

    全球首款RiSC-V企业级模拟平台,跃昉科技LeapEMU正式亮相

    9月19日,广东跃昉科技在珠海举办的“RISC-V软件生态研讨会上”,公司正式发布了全球首款支持超128核RiSC-V RVA23企业级模拟平台LeapEMU。跃昉科技创始人兼CEO江
    的头像 发表于 09-25 00:32 4447次阅读
    全球首款<b class='flag-5'>RiSC-V</b>企业级模拟<b class='flag-5'>平台</b>,跃昉科技LeapEMU正式亮相

    包云岗:原位替代 ARM,并未真正发挥 RISC-V 的优势

    生态(RISC-V)联盟秘书长、北京开源芯片研究院首席科学家包云岗教授表示,若仅用于原位替代 ARM,并未真正发挥 RISC-V 开放性与可定制化的优势。   RISC-V 的开放性,
    发表于 07-17 14:54 5275次阅读

    RISC-V平台思维和生态思维

    RISC-V平台思维时指出,平台思维指的是硬件(CPU、加速器、总线等)、固件和软件的整体集成。标准化 ISA 配置文件是必要的
    发表于 07-17 14:04 4250次阅读

    【微五科技CF5010RBT60开发板试用体验】开发环境搭建之——使用J-Link调试

    0 硬件连接 虽然板子边缘的JTAG排针没有焊接,并且电阻也没有。 但是不用焊接原件,直接连接到已有排针,也是具有完整JTAG功能的。 我的接线图: 1确认所用的J-Link支持risc-v架构 在
    发表于 06-26 00:34

    RISC-VARM有何区别?

    在微处理器架构领域,ARMRISC-V是两个备受关注的体系。ZLG致远电子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心版,这引发了人们对这两种架构差异的深入探讨。
    的头像 发表于 06-24 11:38 2372次阅读
    <b class='flag-5'>RISC-V</b>和<b class='flag-5'>ARM</b>有何区别?

    智芯公司RISC-V高性能CPU芯片获得权威认可

    近日,智芯公司自主研发的RISC-V高性能CPU芯片通过工信部直属中国电子技术标准化研究院赛西实验室检测,标志着智芯公司在RISC-V高性能CPU芯片领域取得关键突破,自主研发实力获得
    的头像 发表于 06-16 17:32 1856次阅读

    SEGGER J-Link调试器支持Allegro微控制器

    SEGGER领先的J-Link调试器现在可用于Allegro MicroSystems MCU的程序下载和在线调试。有了J-Link支持,结合Ozone多平台调试器,以及Flashe
    的头像 发表于 06-10 09:29 1638次阅读

    RISC-V架构CPU的RAS解决方案

    RISC-V架构以追赶者的姿态在多个应用领域与X86架构和ARM架构展开竞争。在服务器应用领域,RISC-V架构正在重新定义服务器芯片领域必备的安全、虚拟化和RAS等规格和规范。服务器CPU
    的头像 发表于 06-06 17:03 2101次阅读
    <b class='flag-5'>RISC-V</b>架构<b class='flag-5'>CPU</b>的RAS解决方案