TMS320F28P659SH-Q1微控制器技术文档总结-电子发烧友网

TMS320F28P65x （F28P65x）是 C2000™ 实时微控制器系列的成员，该系列是可扩展、超低延迟的器件，专为提高电力电子效率而设计，包括但不限于：高功率密度、高开关频率，并支持 IGBT、GaN 和 SiC 技术的使用。
实时控制子系统基于 TI 的 32 位 C28x DSP 内核，该内核在每个内核中为从片上闪存或 SRAM 运行的浮点或定点代码提供 200MIPS 的信号处理性能。这相当于基于 Cortex-M7® 的器件上的 400MHz 处理能力（C28x DSP 内核的性能是 Cortex-M7® 内核的两倍）。C28x CPU 通过三角数学单元（TMU）和 VCRC（循环冗余校验）扩展指令集进一步增强，加快了实时控制系统的关键通用算法。扩展指令集支持 IEEE 双精度 64 位浮点数学运算。最后，控制律加速器（CLA）使每个内核具有额外的 200MIPS 独立处理能力。这相当于基于 Cortex-M7® 的设备上的 280MHz 处理能力（CLA CPU 的性能比 Cortex-M7® 内核高 40%）。
*附件：tms320f28p659sh-q1.pdf

辅助 C28x CPU 中添加了锁步双 CPU 比较器选项以及 ePIE 和 DMA，用于检测永久性和瞬态故障。为了允许从现有固件快速切换到新固件，F28P65x 中添加了实时固件更新（LFU）的硬件增强功能。

高性能模拟模块与处理和控制单元紧密集成，以提供最佳的实时信号链性能。模数转换器（ADC）已增强多达 40 个模拟通道，其中 22 个具有通用输入/输出（GPIO）功能。通过硬件改进，过采样的实现大大简化。对于安全关键型 ADC 转换，添加了硬件冗余检查器，能够比较来自多个 ADC 模块的 ADC 转换结果，以确保一致性，而无需额外的 CPU 周期。36 个与频率无关的 PWM 均具有高分辨率功能，可控制多个功率级，从三相逆变器到高级多电平电源拓扑。PWM 已通过最小死区逻辑（MINDL）和非法组合逻辑（ICL）功能得到增强。

包含可配置逻辑块（CLB）允许用户添加自定义逻辑，并有可能将类似 FPGA 的功能集成到 C2000 实时 MCU 中。

该器件提供 EtherCAT 子设备控制器和其他行业标准协议，如 CAN FD 和 USB 2.0。快速串行接口（FSI）可跨隔离边界实现高达 200Mbps 的稳健通信。

作为一款高度连接的设备，F28P65x 还提供各种安全推动器，帮助设计人员实施其网络安全策略，并支持硬件加密、安全 JTAG 和安全启动等功能。

特性

实时处理

最多包含三个 CPU：两个 32 位 C28x DSP CPU 和一个 CLA CPU，运行频率均为 200MHz
在实时信号链性能方面，提供相当于基于 1000MHz Arm Cortex-M7 的器件的总处理能力（参见展示 C2000™ 控制 MCU 优化信号链的实时基准应用说明)
C28x DSP 架构
- IEEE 754 双精度（64 位）浮点单元（FPU）
- 三角数学单元（TMU）
- 快速整数除法（FINTDIV）
- CRC 引擎和指令（VCRC）
控制律加速器（CLA） CPU
- IEEE 754 单精度浮点
- 独立于 C28x CPU 执行代码

记忆

1.28MB 可映射 CPU 闪存（ECC 保护），带 5 个闪存组
248KB RAM（增强型奇偶校验保护）
具有 ASRAM、SDRAM 支持或 ASIC/FPGA 的外部存储器接口（EMIF）

模拟子系统

三个模数转换器（ADC）
- 16位模式，每个1.19MSPS
- 12位模式，每个3.92MSPS
- 多达 40 个单端输入或 19 个差分输入
- 每个ADC上都有单独的采样保持（S/H），以实现同时测量
- 转换的硬件后处理
- 硬件过采样（高达 128 倍）和欠采样模式，具有累加、平均和异常抑制功能
- 24 个冗余输入通道，灵活性高
- 自动比较功能安全应用的转换结果
11 个窗口比较器，具有 12 位数模转换器（DAC）基准电压源
- 具有斜率补偿功能的 DAC – 支持峰值电流和谷值电流模式控制
- 内部温度传感器和ADC基准电压源的连接选项
两个12位缓冲DAC输出

控制外设

36 个脉宽调制器（PWM）通道，均具有 150ps 高分辨率能力（HRPWM）
- 支持最小死区逻辑（MINDB）、非法组合逻辑（ICL）和其他特殊功能（即二极管仿真 [DE]）
- 支持矩阵转换器、多电平转换器和谐振转换器，无需额外的外部逻辑
七个增强型捕获（eCAP）模块
- 高分辨率捕获（HRCAP）可在七个 eCAP 模块中的两个上使用
- 两个新的边沿、脉冲宽度和周期监控单元，可与 ePWM 选通和跳闸事件耦合
- 增加了 256 个输入，提供更多捕获选项
- 新的ADC SOC生成能力
- eCAP 也可用于额外的 PWM
- 六个增强型正交编码器脉冲（eQEP）模块
- 16 个 Σ-Δ 滤波器模块（SDFM）输入通道，每个通道 2 个独立滤波器
- 嵌入式码型发生器（EPG）
可配置逻辑块
- 六个逻辑块，用于增强现有外设功能或定义自定义逻辑，以减少或删除外部 CPLD/FPGA
- 支持编码器接口，无需FPGA
- 支持用于功率转换的定制PWM生成