声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
Altera
+关注
关注
37文章
771浏览量
153319 -
cdr
+关注
关注
0文章
48浏览量
17991
发布评论请先 登录
相关推荐
什么是环回测试?
我下载了网卡的intel驱动程序并运行硬件诊断程序。除“环回测试”外,所有结果都很好。这是什么意思?以上来自于谷歌翻译以下为原文I download the intel driver for my
发表于 11-06 11:18
关于串口环回测试失败问题
关于串口环回测试问题我目前对283的板子进行串口环回测试,失败。测试如下:1. 5V供电,板子加载正常,测试TCP通信也一切正常。2. 根据网盘中的imx283 V3.2的原理图,选择
发表于 03-25 16:14
什么使集成CDR的误码率有益?
What Makes Bit Error Ratio With Integrated CDR Beneficial? by Michael Fleischer, Agilent Technologies
发表于 10-28 16:46
如何在V5的GTP收发器中进行串行环回模式?
嗨,有没有办法在V5的GTP收发器中进行串行环回模式?手册提供了4种环回模式,但它们都涉及解串器之后的路径,我需要通过接收器循环
发表于 05-27 17:17
请问如何在具有抖动的Artix-7 GTP数据流的情况下提高CDR性能?
亲爱的先生我试图在Artix-7中使用GTP传输串行数据。遗憾的是,由于串行数据流包含一些抖动,Artix-7 GTP接收器中有时会出现数据错误。另一方面,收发器参考时钟是干净的。我想我应该提高
发表于 08-24 09:44
dTSEC是否支持远程MAC环回?
对于 P5040 处理器,可能会回答以下查询。
1. dTSEC 是否支持远程 MAC 环回?
2. DPAARM中提到“ Carrier extend symbols in full duplex
发表于 04-23 08:18
基于磁集成的CDR电路
基于磁集成的CDR电路
今天我们来一起研究一下磁集成的CDR电路:
典型的次级倍流整流电路如图1 所示。采用磁集成技术的CDR 与
发表于 06-21 11:22
•1844次阅读
HASS试验对CDR的PPM容忍度要求
我们知道,对于PI-base CDR(XILINX 的5、6、7系列SERDES的CDR采用的共同架构),CDR的不同配置,代表作不同的CDR带宽、所能处理数据PPM偏差的能力,也就是
发表于 02-10 18:38
•1283次阅读
小米因估值问题选择取消CDR
CDR是内地资本市场的重大改革,态度会相对谨慎,而至于小米为何取消CDR,市场普遍传闻小米的市盈率比较高,而且小米作为第一个CDR,在市场上也没有准确定价,是有待市场验证的公司,在这种情况下,能否保护好投资者是监管机构需要考虑的
发表于 07-10 19:23
•863次阅读
评论