NVMe IP高速传输却不依赖XDMA设计之六：性能监测单元设计
性能监测单元负责监测 NVMe over PCIe 逻辑加速引擎的运行状态和统计信息， 包括复位后运行时间信息、 NVMe 指令数量统计信息、 数据操作数量统计信息、 IOPS 性能统计信息、 指令延迟统计信息等。 这些信息存储在性能监测单元中的性能监测寄存器组中，性能监测寄存器组定义如表1 所示。
表1 性能监测寄存器组定义
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1655文章
22282浏览量
630083 -
PCIe
+关注
关注
16文章
1420浏览量
87530 -
高速存储
+关注
关注
0文章
15浏览量
6061 -
nvme
+关注
关注
0文章
286浏览量
23713
发布评论请先 登录
相关推荐
热点推荐
NVMe高速传输之摆脱XDMA设计23：UVM验证平台
验证的硬核 IP，因此在验证过程中可以只使用其接口进行模拟，这将极大减小验证平台复杂度和构建难度，同时对验证的完备性影响较小.验证平台由 UVM 验证包、DUT、AXI BRAM IP 和 NVMe
发表于 08-26 09:49
NVMe IP高速传输却不依赖XDMA设计之九：队列管理模块（上）
这是采用PCIe设计NVMe，并非调用XDMA方式，后者在PCIe4.0时不大方便，故团队直接采用PCIe设计，结合UVM验证加快设计速度。 队列管理模块采用队列的存储与控制分离的设计结构。
NVMe高速传输之摆脱XDMA设计18：UVM验证平台
验证的硬核 IP，因此在验证过程中可以只使用其接口进行模拟，这将极大减小验证平台复杂度和构建难度，同时对验证的完备性影响较小.验证平台由 UVM 验证包、DUT、AXI BRAM IP 和 NVMe
发表于 07-31 16:39
NVMe IP高速传输却不依赖XDMA设计之八：系统初始化
采用XDMA是许多人常用xilinx库实现NVMe或其他传输的方法。但是，XDMA介绍较少，在高速存储设计时，尤其是PCIe4.0模式下，较
NVMe高速传输之摆脱XDMA设计之六:性能监测单元设计
性能监测单元负责监测 NVMe over PCIe 逻辑加速引擎的运行状态和统计信息， 包括复位后
运行时间信息、
发表于 07-02 19:51
NVMe IP高速传输却不依赖XDMA设计之五：DMA 控制单元设计
DMA 控制单元负责控制 DMA 传输事务， 该单元承担了 DMA 事务到 NVMe 事务的转换任务， 使用户对数据传输事务的控制更加简单快
NVMe IP高速传输却不依赖XDMA设计之五：DMA 控制单元设计
DMA 控制单元负责控制 DMA 传输事务， 该单元承担了 DMA 事务到 NVMe 事务的转换任务， 使用户对数据传输事务的控制更加简单快
发表于 07-02 19:45
NVMe IP高速传输摆脱XDMA设计之四：系统控制模块设计
加速引擎的工作状态也通过此模块反馈给用户。 系统控制模块包含了初始化控制单元、 队列控制单元、 DMA 控制单元和性能监测
发表于 06-29 18:07
NVMe IP高速传输却不依赖XDMA设计之四：系统控制模块
系统控制模块负责实现 NVMe over PCI 逻辑加速引擎的控制功能， 其结构如图 1 所示。 用户通过系统控制模块实现对初始化功能、 队列管理功能、 DMA 功能等主要功能的控制， 同时逻辑加速引擎的工作状态也通过此模块反馈给用户。
NVMe IP高速传输却不依赖XDMA设计之三：系统架构
所设计的新系统架构中，Nvme over PCIe IP通过 PCIe 3.0x4 接口连接 NVMe固态硬盘， 并提供 AXI4-Lite 接口用于系统控制， 以及 AXI4 接口用于数据传
NVMe IP高速传输却不依赖便利的XDMA设计之三：系统架构
请求数据传输， 数据传输通过 AXI4总线接口对接用户逻辑， 使用突发传输提高数据传输性能。
图1 Nv
发表于 06-29 17:42
NVMe IP高速传输却不依赖XDMA设计之二：PCIe读写逻辑
应答模块的具体任务是接收来自PCIe链路上的设备的TLP请求，并响应请求。由于基于PCIe协议的NVMe数据传输只使用PCIe协议的存储器读请求TLP和存储器写请求TLP，应答模块分别针对两种TLP设置处理引擎来提高并行性和处理速度。
NVMe IP over PCIe 4.0：摆脱XDMA，实现超高速！
基于NVMe加速引擎，它直接放弃XDMA，改为深度结合PCIe，通过高速传输机制开发。同时利用UVM验证平台验证，有效提升工作效率。
工商网监
评论