ADuM5210/ADuM5211/ADuM5212集成DC/DC转换器的双通道隔离器技术手册

概述
ADuM5210/[ADuM5211]/[ADuM5212]均为集成isoPower ^®^ 隔离式DC/DC转换器的四通道数字隔离器，基于ADI公司的iCoupler ^®^ 技术，能够提供可在3.15 V和5.25 V之间调节的稳压隔离电源。输入电源电压可以略低于所需输出，也可以远高于所需输出。

在低功耗隔离设计中，这样就无需使用单独的隔离式DC/DC转换器。利用iCoupler芯片级变压器技术，能够隔离逻辑信号和DC/DC转换器的磁性元件。因此，可提供小尺寸、完全隔离的解决方案。

isoPower 利用高频开关元件，通过其变压器传输功率。设计印刷电路板(PCB)布局时应特别小心，必须符合相关辐射标准。
数据表：*附件：ADuM5210 ADuM5211 ADuM5212集成DC DC转换器的双通道隔离器技术手册.pdf

应用

• RS-232 收发器
• 电源启动偏置和栅极驱动
• 隔离传感器接口
• 工业PLC

特性

• isoPower 集成隔离式DC/DC转换器
• 3.15 V至5.25 V稳压输出
• 最高150 mW输出功率
• 两个DC至150 Mbps (NRZ)信号隔离通道
• 软启动电源
• 20引脚SSOP封装，爬电距离为5.3 mm
• 支持最高15 MHz的SPI
• 工作温度最高可达：105℃
• 高共模瞬变抗扰度：>25 kV/μs
• 欲了解更多特性，请参考数据手册

框图

引脚配置描述

典型性能特征

应用信息

ADuM5210/ADuM5211/ADuM5212的直流-直流转换器部分基于与大多数现代非隔离式稳压器通用的原理运行。它采用分离控制器架构，具备隔离式脉冲宽度调制（PWM）反馈。功率通过片上空气芯变压器传输，在次级侧进行整流和调节，电压值在3.15V至5.25V之间，具体取决于由外部分压器提供的次级侧电压（V_{ISO}）（见公式1）。通过创建编码控制信号并将其发送到初级侧的PWM振荡器，可调节输出（V_{DD2}）。PWM调制振荡器的频率，以控制传输到次级侧的功率。反馈可实现显著更高的功率和效率。

V_{ISO} = 1.25 text{V}×frac{(R1 + R2)}{R1} （1）

其中：

• R1是**V_{SEL}和GND_{ISO}**之间的电阻。
• R2是**V_{SEL}和V_{ISO}**之间的电阻。

由于输出电压可连续调节，理论上存在无数种工作条件。本数据手册的“规格”部分介绍了许多离散的输入和输出操作条件。“温度”部分介绍了受支持的固定组合范围。图15展示了通过在每个周期固定**V_{DD2}并降低输入电压，直到PWM占空比达到运行所需的最小80%电压，所获得的最大电流。例如，如果应用在30mA时需要3.3V，图15还展示了为何V_{DD1} = 3.3 text{V}输入和V_{DD2} = 5 text{V}**配置不建议采用。即使在10mA输出电流下，PWM也无法维持低于80%的占空比，无法为负载或温度变化留出余量。

通常，ADuM5210/ADuM5211/ADuM5212的功耗约为17%；因此，20%的PWM裕量和最大温度之间的温差涵盖了温度变化。

ADuM5210/ADuM5211/ADuM5212在初级和次级侧实现了欠压锁定（UVLO）及迟滞功能，同时也适用于**V_{DD2}**电源输入的I/O引脚。此功能可防止因输入电源噪声或缓慢上电斜坡导致转换器出现误振荡。

印刷电路板布局

ADuM5210/ADuM5211/ADuM5212数字隔离器集成了0.15W功率的直流-直流转换器，用于逻辑接口，无需外部接口电路。电源去耦需要低等效串联电阻（ESR）电容，由于芯片焊盘有限，建议使用多个无源元件来有效去耦功率，并设置输出电压，同时旁路核心电压调节器（见图24至图26）。

ADuM5210/ADuM5211/ADuM5212的电源部分采用125MHz振荡器频率，通过其片上规模变压器高效传输功率。去耦电容对于抑制芯片转换器产生的开关噪声是必需的。噪声抑制需要低电感、高频特性的电容；因此，建议使用多层陶瓷电容（MLCC）。这些电容最方便的连接位置是：在引脚9和引脚10之间（针对V_{DD1}），以及在引脚11和引脚12之间（针对V_{ISO}）。为抑制噪声和减少纹波，至少应并联两个电容，推荐组合为0.1μF（用于V_{DD1}）和10μF（用于V_{ISO}）的陶瓷电容。例如，小型X5R陶瓷电容的等效串联电阻较低。对于10μF额定电容，也建议使用陶瓷电容。若需进一步降低电磁干扰（EMI），可额外并联一个10nF电容。

请注意，低等效串联电阻电容两端与输入电源引脚之间的总引线长度不得超过2mm。

在涉及高共模瞬态的应用中，务必使隔离栅两侧的电路板耦合降至最低。此外，电路板布局必须设计为：任何确实发生的耦合会平等地影响给定组件侧的所有引脚。若未做到这一点，可能会使引脚之间出现超出器件绝对最大额定值的电压差，进而导致器件闩锁或永久性损坏。