0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence推出Tensilica NeuroEdge 130 AI协处理器

Cadence楷登 来源:Cadence楷登 2025-05-17 09:38 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

新型处理器树立性能效率新标杆,面积缩减 30%,功耗降低 20%

楷登电子(美国 Cadence 公司,Nasdaq:CDNS)近日宣布推出 CadenceTensilicaNeuroEdge 130 AI 协处理器(AICP)。这是一款新型处理器,专为补充现有神经处理单元(NPU)而设计,可在先进的汽车、消费电子、工业和移动系统级芯片上实现最新代理式和物理 AI 网络的端到端执行。NeuroEdge 130 AICP 基于广受欢迎的 Tensilica Vision DSP 系列的成熟架构,能够在不影响性能的情况下,将面积缩减超过 30%,并将动态功耗和能耗降低超过 20%。此外,该处理器还利用相同的软件、AI 编译器、库和框架,加快产品上市进程。目前已有多家客户表达强烈兴趣,相关合作正在积极洽谈中。

“随着 AI 处理在自动驾驶汽车、机器人无人机工业自动化和医疗保健等物理 AI 应用中的迅速普及,NPUs 正发挥着日益关键的作用。”Cambrian AI Research 创始人兼首席分析师 Karl Freund说道。“目前,NPUs 负责处理大部分计算密集型 AI/ML 工作负载,但大量非 MAC 层包括预处理和后处理任务,这些任务更适合卸载到专用处理器。然而,现有的 CPUGPU 和 DSP 解决方案都存在一定的权衡取舍,业界需要一种高性能、低功耗的解决方案,且这个解决方案需针对协同处理进行优化,能够满足快速发展的 AI 处理需求。”

Tensilica NeuroEdge 130 AICP 采用可扩展设计,可与自研 NPUs、Cadence NeoNPUs 和第三方 NPU IP 无缝兼容,在执行卸载任务时不仅具备更高的性能,且相较于前代 DSP 产品,效率也有显著提升。NeuroEdge 130 AICP 将 Tensilica DSPs 原有的功耗、性能和面积(PPA)优势提升至全新水平,在 AI 整个网络推理和运行 AI 部分过程中的表现来看,其面积缩减超过 30%,动态功耗和能耗降低超过 20%,同时保持与 Tensilica Vision DSPs 相当的性能。其他优势包括:

●基于 VLIW 的 SIMD 架构具有可配置选项,可实现高性能和低功耗。

●作为控制处理器向 NPU 发出指令和命令。

●优化的 ISA 和指令可运行非 NPU 优化任务,如 ReLU、sigmoid、tanh 等。

●为 AI 子系统提供可编程性、灵活性和未来适应性,能够端到端执行当前未知以及未来的 AI 工作负载。

“Cadence 已利用 Tensilica DSPs 验证了 AI 协处理器的场景。随着 AI 工作负载的演变及其对领域依赖性的降低,我们的 AI SoC 和系统客户一直在寻求一种小巧高效、以 AI 为中心的协处理器,旨在提升 PPA,并具备面向未来的适应性。”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps说道。“我们延续在 IP 创新方面的记录,专门打造了一款新型处理器。Tensilica NeuroEdge 130 AICP 作为 NPU 的配套产品,以卓越性能效率满足客户多样化的 AI 应用需求。”

“AI 和计算机视觉在日益广泛的嵌入式应用中发挥着重要作用。”Edge AI and Vision Alliance 创始人 Jeff Bier谈及到。“但 AI 模型及其相关的预处理和后处理步骤正在迅速演进;例如,如今许多开发者正转向基于 transformer 的多模态模型和基于 LLM 的 AI 代理。我们高度认可 Cadence 在灵活高效处理器方面的持续创新,因为这是实现边缘 AI 和视觉广泛部署的关键。”

Tensilica NeuroEdge 130 AICP 由 Cadence NeuroWeaveSoftware Development Kit(SDK)支持,该工具包适用于 Cadence 的所有 AI IP。NeuroWeave SDK 利用了 Tensor Virtual Machine(TVM)堆栈,便于架构师对其自己的 AI 模型进行调整,优化并部署到 Cadence 的 AI IP 上。Tensilica NeuroEdge 130 AICP 还配备了轻量级的独立 AI 库,用户能够直接在新处理器上对 AI 的一个层进行编程 ,有效规避某些编译器框架可能产生的潜在开销。

客户和合作伙伴评价

“作为面向汽车市场的 SoC 解决方案领导者,indie 致力于通过 SoC 架构创新,实现高性能、小尺寸和低功耗。为此,我们将处理单元集成至 SoC 中,以实现特定计算功能,确保我们的解决方案能够满足 ADAS 系统在计算机视觉、雷达和传感器融合方面的需求。indie 已在多款量产 ADAS SoC 中成功部署 Tensilica DSPs。我们很高兴地看到 Cadence 在其 IP 产品组合中新增 NeuroEdge AICP 及配套工具、软件库和生态系统,可满足不断演进的 AI 驱动汽车应用需求。”——Hervé Brelayindie 软件工程副总裁

“MulticoreWare 与 Cadence 建立了长期合作伙伴关系,因此我们能够支持 OEM 和一级合作伙伴在汽车和其他边缘环境中部署 AI 工作负载。通过这些合作,我们意识到 NPUs 作为完整、独立的 AI 部署解决方案仍存有不足。凭借 Cadence 在 DSP 技术领域的领先优势,全新 NeuroEdge AICP 硬件和 SDK 恰到好处地弥补了这一空白。围绕 NeuroEdge AICP 构建的 AI SoC 模块不仅为当前主流模型提供卓越性能,还具备出色的灵活性,能够从容应对未来 AI 创新发展。”——John Stratton 博士MulticoreWare 首席技术官

“Neuchips 正在引领针对数据中心和服务器群的边缘 SoC 设计,从而满足大语言模型和 transformer 网络的巨大计算需求。由于 SoC AI 子系统经常面临支持前处理和后处理阶段的挑战,因此我们很高兴能看到 NeuroEdge AICP 被设计用于处理这些任务。Cadence 提供成熟的 Tensilica 工具链和软件基础设施,有助于将这种新 IP 轻松集成到复杂的 SoC 设计中。”——Ken LauNeuchips 首席执行官

可用性

Tensilica NeuroEdge 130 AICP 现已全面上市,该协处理器符合 ISO 26262 标准,适用于汽车市场。如需了解更多信息,请点击“阅读原文”访问 Cadence Tensilica NeuroEdge 130 AICP 页面。

关于 Cadence

Cadence 是 AI 和数字孪生领域的市场领导者,率先使用计算软件加速从硅片到系统的工程设计创新。我们的设计解决方案基于 Cadence 的 Intelligent System Design战略,可帮助全球领先的半导体和系统公司构建下一代产品(从芯片到全机电系统),服务超大规模计算、移动通信、汽车、航空航天、工业、生命科学和机器人等领域。2024 年,Cadence 荣登《华尔街日报》评选的“全球最佳管理成效公司 100 强”榜单。Cadence 解决方案提供无限机会。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    68

    文章

    1000

    浏览量

    146241
  • AI
    AI
    +关注

    关注

    90

    文章

    38231

    浏览量

    297122
  • 协处理器
    +关注

    关注

    0

    文章

    84

    浏览量

    18785

原文标题:Cadence 利用 Tensilica NeuroEdge 130 AI 协处理器为物理式 AI 应用加速

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    请问E203怎么扩展处理器

    我看说E203支持自定义扩展,有EAI接口,可是为什么我只在LSU中找到了跟读取存储有关的EAI接口呢,别的比如eai_req_instr没有找到,请问谁知道在哪吗,或者说如果要加可扩展处理器的话,这些接口要自己加吗?
    发表于 11-10 07:41

    NICE处理器接口信号解读--以demo为例

    的复位信号。 nice_active表示nice处理器是否正在工作,但该信号在上层文件中未例化,如下图所示。 nice_mem_holdup信号在e203_lsu_ctrl.v文件中用于覆盖cpu
    发表于 10-31 08:01

    利用Verdi调试处理器的实现步骤

    本次给大家介绍的是利用Verdi调试处理器的实现步骤。 有时为了观察处理器运行情况,需要查看处理器
    发表于 10-30 08:26

    MD5信息摘要算法实现二(基于蜂鸟E203处理器

    本设计首先根据MD5处理器的功能设计MD5算法IP核,软件部分使用串口程序助手进行64位加解密结果的输出,E203内核根据地址取出对应的数据,使用相关的指令进行传输显示。通过NICE接口将MD5
    发表于 10-30 07:54

    基于E203 RISC-V的音频信号处理系统 -处理器的乘累加过程

    处理器简介 RISC-V具有很高的可扩展性,既预留出了指令编码空间,也提供了预定义的Custom指令;RISC-V的标准指令集仅使用了少部分指令编码空间,更多的指令编码空间被预留给用户进行扩展
    发表于 10-28 06:18

    蜂鸟E203处理器EAI指令及接口

    ,各种不同的组合代表了不同的指令类型,我们用到了预定义的custom-3指令扩展处理器指令,因此指令的opcode为7’b1111011。 由于蜂鸟E203处理器核基于Custom指令进行
    发表于 10-24 07:23

    NICE处理器demo分析及测试

    实现思路: 1.硬件设计,编写相应的verilog文件,需要注意的是NICE处理器定义了一些基本的接口; 2.编写驱动,通过内联汇编的伪指令.insn配置相关的驱动设置; 3.编写用于测试
    发表于 10-23 07:05

    基于E203 NICE处理器扩展指令

    1、实现功能 基于官方提供的demo nice的硬件代码,设计一个基于e203 nice处理的加法器。 2NICE处理器理论学习 nice
    发表于 10-21 14:35

    基于E203 NICE处理器扩展指令2.0

    实现功能:基于官方提供的demo nice的硬件代码,设计一个基于e203 nice处理的加法器。 NICE处理器理论学习 nice
    发表于 10-21 10:39

    揭秘瑞芯微算力处理器,RK3576/RK3588强大算力搭档

    瑞芯微算力处理器-Gongga1(简称“贡嘎”),是瑞芯微针对旗舰芯片平台RK3576/RK3588等SoC平台配套的算力处理器。凭借其先进的封装技术、高性能低功耗、超低延迟响应和多模态能力,为端
    的头像 发表于 07-17 10:00 845次阅读
    揭秘瑞芯微算力<b class='flag-5'>协</b><b class='flag-5'>处理器</b>,RK3576/RK3588强大算力搭档

    Cadence推出Cerebrus AI Studio

    为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战,Cadence 推出 Cadence Cerebrus AI Studio。这是业界首
    的头像 发表于 07-07 16:12 877次阅读

    请问NICE处理器与传统ocb外设相比的优势有什么?

    使用扩展指令调用NICE处理器完成预定操作,给出的优势通常为代替CPU处理数据,但其实使用片上总线挂一个外设,然后驱动外设完成操作也可以实现相同的功能,所以想问一下
    发表于 05-29 08:21

    NICE处理器与传统ocb外设相比的优势有什么?

    使用扩展指令调用NICE处理器完成预定操作,给出的优势通常为代替CPU处理数据,但其实使用片上总线挂一个外设,然后驱动外设完成操作也可以实现相同的功能,所以想问一下
    发表于 05-28 08:31

    Cadence推出Conformal AI Studio

    随着 SoC 设计日益复杂,形式等效性检查面临更大挑战。为此,Cadence 推出了 Conformal AI Studio —— 一套全新的逻辑等效性检查(LEC)、自动化 ECO(Conformal ECO)和低功耗静态签核
    的头像 发表于 03-21 13:50 1062次阅读

    Cadence与加特兰携手提升汽车雷达系统性能

    ConnX 220 DSP(数字信号处理器)集成至其雷达解决方案中。 此次合作标志着Cadence与加特兰在汽车雷达技术领域的深度合作,旨在共同推动汽车成像雷达系统的性能和效率迈向新高度。Cadence
    的头像 发表于 01-07 15:04 1170次阅读