0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ADF4401A转换环路、PLL、VCO模块技术手册

要长高 2025-04-25 09:42 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

概述
ADF4401A 是完全集成的系统级封装 (SiP) 转换环路(也称为偏移环路)模块,包括压控振荡器 (VCO) 和校准锁相环 (PLL) 电路。专为高度抖动敏感的应用而设计,与设计在印刷电路板 (PCB) 上的传统离散转换环路解决方案相比,该解决方案减少了电路板空间和复杂性。通过利用这种高度集成的解决方案以及封装电路和增强的隔离功能(可减少杂散元件),可以大大缩短产品上市时间。ADF4401A 为工程师提供了频率合成解决方案,可设计出具有高度竞争性的系统。

ADF4401A 需要一个外部鉴相器或相位频率检波器 (PFD) 和一个外部本地振荡器 (LO),以形成频率合成解决方案。

ADF4401A 在反馈环路中集成了下变频混频级,将环路增益设置为 1,并较大程度降低了带内相位噪声。通过将频率下变频级与 ADI 公司的低噪声、集成宽带 VCO 技术相结合,ADF4401A 可在 8 GHz 输出时,提供 9 fs rms 的宽带抖动性能。输出抖动性能在很大程度上取决于外部偏移 LO 的性能。

ADF4401A 模块使用内部 PFD 和 VCO 校准电路,来选择合适的 VCO 频段。用户可以禁用校准电路,并使用外部 PFD 闭合环路。所有片内寄存器均通过串行端口接口 (SPI) 进行控制。
数据表:*附件:ADF4401A转换环路、PLL、VCO模块技术手册.pdf

应用

  • 仪器仪表和测量
  • 自动测试设备
  • 航空航天和防务
    特性
  • RF 输出频率范围:62.5 MHz 至 8000 MHz
  • 8 GHz 输出时,RMS 抖动为 9 fs
  • 6 GHz RF 输出时,输出功率为 17 dBm IF
  • 90 dBc LO_IN 至 RF 输出
  • 90 dBc 无杂散动态范围
  • 低相位噪声、压控振荡器
  • 编程的 1、2、4、8、16、32 或 64 分频输出
  • 3.3 V 模拟、数字和混频器电源
  • 5 V 放大器和 VCO 电源
  • RF 输出静音功能
  • 18.00 mm × 18.00 mm、80 端子 LGA_CAV
  • 在[ADIsimPLL] 设计工具中提供支持

框图
image.png

时序图
image.png

引脚配置描述
image.png

image.png

典型性能特征
image.png

工作原理
image.png

图23. ADF4401A 转换环路框图
ADF4401A是一款系统级封装(SiP)转换环路(偏移环路)模块,内含压控振荡器(VCO)及校准锁相环(PLL)电路、下变频混频器,以及R分频器和N分频器。该SiP将外部鉴频鉴相器(REF_PFD)的较低频率转换为4GHz至8GHz的较高频率范围,具体由LO_IN引脚决定。

锁相环(PLL)电路中的相位噪声可描述为包含两个部分:一个是平坦噪声部分,即PLL的噪声基底;另一个是1/f噪声部分,即PLL的1/f噪声。N分频器值较低的PLL电路能让用户设计出相应低相位噪声性能的频率合成器。更多信息请参见“射频N分频器”部分。

转换环路合成器将所需的信道间隔与N分频器值解耦,以优化PLL的相位噪声。如图23所示,ADF4401A锁定4GHz至8GHz射频输出频率范围中较高的频率,该频率为外部REF_PFD频率的整数倍。集成混频器和LO_IN引脚执行该PLL电路的分频功能。集成射频放大器提供所需的射频隔离,中频(IF)放大器提供所需的外部IFOUT电平。

由于本振(LO)在反馈环路中,外部鉴频鉴相器(PFD)的公式如下(适用于高边注入,即IF = LO - RF):
[ REF_PFD/R=(LO_IN - RF8x)/N ]
其中:

  • R 是R分频器。
  • N 是N分频器。

对于低边注入(即IF = RF - LO):
[ REF_PFD/R=(RF8x - LO_IN)/N ]
在本电路中,RN 均为1。因此,输出频率为:
[ RF8x = LO_IN pm REF_PFD ]

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • SiP
    SiP
    +关注

    关注

    5

    文章

    537

    浏览量

    107457
  • pll
    pll
    +关注

    关注

    6

    文章

    976

    浏览量

    137568
  • VCO
    VCO
    +关注

    关注

    14

    文章

    314

    浏览量

    71084
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    请问ADF9010使用内部VCOPLL无法锁定

    ADF9010使用内部VCOPLL无法锁定的问题。设计中参考时钟为10MHz,要求输出频率为920MHz,R设置为50,P 设置为16/17,B设置为1150,A设置为0,配置完成后
    发表于 07-27 08:09

    请问能否给我一个adf4159数据手册上的环路滤波器仿真?

    1、我按照adf4159评估板的数据手册上示例的环路滤波器值,使用ADIsimPLL进行仿真,但无法得到数据手册上的参数,请问能否给我一个数据手册
    发表于 08-14 07:48

    用于无线应用的集成PLLVCO

    输出频率的子带。该过程需要切换时间,在此期间开环输出频率可以处于各种不同的频率。该频段选择切换时间也被添加到PLL锁定时间,PLL锁定时间本身是PLL环路滤波器带宽的函数。
    发表于 10-26 11:48

    PLL的电源管理设计

    的ADIsimPLL™等仿真工具则对了解环路传递函数和计算很有帮助。下面让我们依次考察一下PLL构建模块VCOVCO推压 电压控制振荡器
    发表于 12-21 09:05

    集成VCOPLL常见问题解答

    吗?AADF4355/5355为超宽带的PLL/VCO,里面集成256个子band,如手册描述,VCO
    发表于 01-16 07:30

    用于ADF41020 PLL频率合成器的评估板EV-ADF41020EB1Z

    EV-ADF41020EB1Z,用于ADF41020 PLL频率合成器评估板的评估板。评估用于锁相环(PLL)的ADF41020频率合成器。
    发表于 02-28 07:23

    基于高压VCO的高性能PLL设计

    简介“锁相环”(PLL)是现代通信系统的基本构建模块PLL通常用在无线电接收机或发射机中,主要提供“本振”(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数(A
    发表于 06-26 06:39

    EV-ADF411xSD1Z用于评估ADF411x整数N和小数N分频PLL频率合成器

    ,TCXO参考和RF输出。无源PLL环路滤波器组件,VCO和外部参考SM输入也有足迹。在评估设置之前,应将ADF41xxBRUZ,T封装VCO
    发表于 07-15 10:29

    集成低噪声VCOADF4350系列PLL之特性和应用

    ADF4350/1系列是什么? ADF4350和ADF4351由一系列产品组成,这些产品将高性能整数N分频或小数N分频PLL与超低相位噪声VCO
    发表于 06-08 18:06 185次下载
    集成低噪声<b class='flag-5'>VCO</b>的<b class='flag-5'>ADF</b>4350系列<b class='flag-5'>PLL</b>之特性和应用

    UG-1922: Evaluating the ADF4401A Translation Loop, PLL, VCO Module

    UG-1922: Evaluating the ADF4401A Translation Loop, PLL, VCO Module
    发表于 01-27 22:47 3次下载
    UG-1922: Evaluating the <b class='flag-5'>ADF4401A</b> Translation Loop, <b class='flag-5'>PLL</b>, <b class='flag-5'>VCO</b> Module

    ADF4401A: Translation Loop, PLL, VCO Module Data Sheet

    ADF4401A: Translation Loop, PLL, VCO Module Data Sheet
    发表于 01-27 22:51 10次下载
    <b class='flag-5'>ADF4401A</b>: Translation Loop, <b class='flag-5'>PLL</b>, <b class='flag-5'>VCO</b> Module Data Sheet

    EVAL-ADF4401A EVAL-ADF4401A评估板

    电子发烧友网为你提供ADI(ti)EVAL-ADF4401A相关产品参数、数据手册,更有EVAL-ADF4401A的引脚图、接线图、封装手册、中文资料、英文资料,EVAL-
    发表于 07-09 22:00

    ADF4372带集成VCO的微波宽带频率合成器技术手册

    ADF4372 结合外部环路滤波器和外部基准频率使用时,可实现小数 N 分频或整数 N 分频锁相环 (PLL) 频率合成器。宽带微波压控振荡器 (VCO) 设计允许产生 62.5 MH
    的头像 发表于 04-25 09:57 913次阅读
    <b class='flag-5'>ADF</b>4372带集成<b class='flag-5'>VCO</b>的微波宽带频率合成器<b class='flag-5'>技术</b><b class='flag-5'>手册</b>

    ADF4155整数N/小数N分频PLL频率合成器技术手册

    ADF4155结合外部环路滤波器、外部压控振荡器(VCO)和外部基准频率使用时,可实现小数N分频或整数N分频锁相环(PLL)频率合成器。 AD
    的头像 发表于 04-25 14:15 740次阅读
    <b class='flag-5'>ADF</b>4155整数N/小数N分频<b class='flag-5'>PLL</b>频率合成器<b class='flag-5'>技术</b><b class='flag-5'>手册</b>

    ADF4150小数N/整数N分频PLL频率合成器技术手册

    ADF4150结合外部电压控制振荡器(VCO)、环路滤波器和外部基准频率使用时,可实现小数N分频或整数N分频锁相环(PLL)频率合成器。 它能够与外部
    的头像 发表于 04-25 17:10 829次阅读
    <b class='flag-5'>ADF</b>4150小数N/整数N分频<b class='flag-5'>PLL</b>频率合成器<b class='flag-5'>技术</b><b class='flag-5'>手册</b>