电子装联工艺技术发展趋势及激光焊锡技术的优势（上）

在电子信息制造业的快速发展中，数字化和智能化已成为推动行业发展的双引擎。5G技术的普及，更是为"电子+"趋势提供了强有力的支撑。"电子+"战略指的是通过电子和通信技术的广泛应用，实现非电子产品的电子化和简单电子产品的智能化。5G网络的"低延迟、大带宽、广连接"特性，为生产设备、消费终端等万物互联提供了理想的网络环境，智能汽车等新兴领域的快速发展便是这一趋势的生动体现。

1 现代电子装联工艺技术的概述

电子装联工艺的发展经历了多个阶段，从电子管时代到晶体管时代，再到集成电路时代、表面安装时代，直至今天的微组装时代。装联工艺技术经历了三次重大革命：通孔插装、表面安装和微组装。器件封装技术也经历了从QFP、BGA、CSP、DCA到MCM的演变。随着小型和超小型器件的涌现，高密度组装技术的发展推动了相关工艺和组装设备的创新。

现代电子装联工艺主要包括装联前的准备、PCB组装和整机组装。装联前的准备包括元器件和PCB的可焊性测试、元器件引线的预处理、导线的端头处理、PCB的复验和预处理。PCB组装通常包括通孔插装、表面安装和混合安装，电气互连技术包括手工焊接、波峰焊接、再流焊接、激光焊接、压接、绕接等，清洗方式也多种多样。整机组装则涉及机械安装、电气互连、电缆组装件制作、防护与加固等多个环节。

2 现代电子装联工艺技术更新现状

2.1 系统级封装技术-SIP

SIP技术融合了传统的SMT组件制程工艺与芯片封装工艺，其应用日益广泛，尤其在AIoT产品与可穿戴电子产品领域。SIP技术可以实现多功能的集中，具有轻便性、超薄性、微小化、高传输性等特点。随着技术要求与生产工艺难度的提高，整合封装工艺和组件工艺，增强功能性，面临着诸多挑战。

在小型化消费电子市场的快速发展推动下，SiP技术得到了广泛应用。预计到2025年，系统级封装市场规模将达到188亿美元，复合年增长率为6%。SiP技术的应用主要是将各类功能的有源电子元件与可选无源器件进行组装，形成具有一定功能的单个标准封装件，实现多类型功能芯片的集成封装。

从SiP封装工艺的运用分析，是按照一定的工序，在封装基班上，进行器件的组装互连，同时将芯片包封保护。按照芯片与基板的连接方式，SiP封装制程可以备划分为两类，即引线键合封装和倒装焊两种。以引线键合封装流程为例，主要流程如下：（1）晶圆研磨。指的是采用机械或者CMP方式，完成研磨作业，将圆片处理到一定的薄度适合进行封装作业。一般来说，主要包括贴膜、背面研磨、去膜三个环节。（2）晶圆切割。根据工艺流程，需要进行贴片，目的是防止芯片在收割时散落，同时也是方便后续芯片切单环节拾取芯片。芯片切单也就是芯片切割，可采用刀片切割法和激光切割方法。切割之后，全部的芯片都完全分离，放入到晶圆框架盒内，开展下道工序。

2.2 高密度先进封装HDAP

高密度先进封装HDAP已成为芯片封装技术发展的热点。这种技术采用先进的设计思路与集成工艺，实现芯片的封装级重构，提高功能密度。先进封装技术包括装焊、晶圆级封装（WLP）、2.5D封装（RDL）、3D封装（TSV）等。与传统封装工艺不同，先进封装创新了封装工艺，无Bonding Wire，且封装集成度高，体积小，内部互联短，系统性能得到全面提升。

先进封装的四个要素为：Bump、RDL、Wafer、TSV。其中，Bump为一种金属凸点，自从倒装焊Flip Chip出现就已经实现了广泛应用，主要分为球状与柱状或者块状。随着工艺技术水平的不断提高，Bump尺寸可以越做越小。混合键合最为突出的特点就是无凸点的键合结构，在实际应用中可以达到高集成密度的水平。

RDL重布线层，XY平面电气延伸和互联。从实际应用的角度来说，进行芯片设计与制造，通常来说IO Pad分布在芯片的边沿或四周围，如果是Bond Wire工艺较为方便，但对于Flip Chip不适合。因此，RDL有了发挥空间。其在晶元表面沉积金属层以及介质层，并且能够形成金属布线，实现进行IO端口的重新布局，布置到占位更加充足的区域，同时形成面阵列排布效果。从RDL的具体应用分析，在FIWLP中，此技术为关键技术之一，能够将IO Pad进行扇入Fan-In，或者扇出Fan-Out，能够形成多种类型的晶圆级封装。如果是2.5D IC集成中，此技术的应用也比较重要，通过RDL将网络互联并且分部到相应的位置，最终实现硅基板上方芯片的Bump与基板下方的Bump的连接。如果是3D IC集成，当堆叠上下不是一样的芯片，利用此技术重布线层促使上下层芯片的IO对准，最终完成电气互联。

Wafer晶圆被认为有着广泛用途的技术，不仅能作为芯片制造的基底，也能够在Wafer上制作硅基班实现2.5D集成。此外，还可以用于WLP晶圆级封装，当作WLP的承载晶圆。不同于传统的封装技术，WLP在Wafer的基础上先进行封装，之后切割分片，全面提高了作业的效率，并且节约了一定的成本。从Wafer的尺寸变化来看，由最初的6英寸和8英寸，到当前的12英寸，未来会发展到18英寸。

TSV硅通孔的功能为Z轴电器延伸和互联。根据集成类型进行划分，主要为2.5D TSV与3D TSV。在一定的时间背景下，先进封装仅仅是个概念，随着技术的发展未来也会变成“传统封装”。根据四要素内在的先进性进行排序，具体为Bump、RDL、Wafer、TSV。

2.3 先进封装与SiP的对比

SiP技术和先进封装技术都是半导体产业链关注的焦点。从两个技术的不同点分析，主要如下：（1）关注点。SiP技术重点是系统在封装内部的实现，因此系统为技术的主要关注对象。与Sip系统级封装相对的是单芯片封装。这里所述的先进封装，更加注重封装技术和工艺的先进性，与其相对的是传统封装。（2）技术范畴不同。例如，单芯片的FIWLP、FOWLP以及FOPLP为先进封装，不过不在SiP范畴内；FliP Chip和2.5D integration以及3D integration在HDAP范畴内，同时也可以应用在SiP。

这两项技术都具有小型化、低功耗、高性能的特点，为电子系统集成提供解决方案。尽管两项技术自身不存在瓶颈，但在裸芯片的供应链和芯片之间的接口标准方面，仍需进一步完善。

3 现代电子装联工艺技术的发展

3.1 借助自然原理

自然原理在生产过程中的应用是技术研究的重要内容。自然界中的物质对象极为复杂，它们通过耦合无数相同的元素来形成自身，如DNA双螺旋线。这些结构在热动力学平衡中不依赖共价化学键结合，比较容易被机械力影响，不过能够持续地修复，进行自我的调整，同时也能够借助每个颗粒的属性实现构建，其中涵盖表面张力与分子之间的耦合力。

从合成技术的角度来说，自组装工艺技术的应用，要处于相应的条件中实现控制，进而获得理想的结构或属性，比如分子条件和压力条件等。随着半导体设备日益的微小化，带动着现代电子装联工艺技术研究在这些方面进行。

3.2 封装差距

随着半导体尺寸的不断缩小，许多机械组装技术已无法满足需求，先进封装技术的应用研究因此受到广泛关注。封装差距指的是微型和中间规模的组装封装差距。按照摩尔定律，那么可能会遇到组装问题。传统的电子元器件封装中，实现系统级封装，有着一定的成本压力。随着新封装技术的应用和发展，系统级封装的水平将得到提高，封装成本也将降低。

（未完，接下篇）

审核编辑 黄宇