hierarchy partition后，为何maia_cpu做floorplan时候不见pin?
12nm 2.5GHZ A72训练营有学员问：hierarchy partition后，为何maia_cpu做floorplan时候不见pin?
答：小编首先联想到partition是否将pin push下去，我们可以debug一下，回到maia_topdown/work目录下，invs打开MAIA命令如下：
restoreDesign../data/floorplan.enc.dat/ MAIA
执行命令：checkPinAssignment
执行命令：checkPinAssignment-ptn maia_cpu
可以发现，pin是没有摆放成功的，所以请大家严格按照服务器脚本命令执行。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
PIN
+关注
关注
1文章
298浏览量
23674
原文标题：做PR必须掌握Hierarchy
文章出处：【微信号：全栈芯片工程师，微信公众号：全栈芯片工程师】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
新人求助--为何做了机器人走的时候会抖动
看到网上那些机器人的动作都是那么的流畅。为何自己做的机器人走路的时候就抖动的很厉害。抖动产生的原因是什么？怎样消除这些抖动啊？求解-{:11:}
发表于 09-02 15:15
使用层次式电路时，发现Descend Hierarchy是灰色的，不可选
使用层次式电路时，发现Descend Hierarchy是灰色的，不可选，但是我的Implementation是设置过的，Descend Hierarchy还是灰色的，这是为什么啊？求高手解答
发表于 11-15 17:00
Design Partition/Create Partition命令
allegro16.5怎么找不到Place/Design Partition/Create Partition命令
发表于 01-24 22:29
关于Quartus II 错误报告Error (171173): Node from partition Top cannot preserve previous placement at PIN_P8 and honor the location assigment to PIN_F8
问题：在修改分配管脚后总是出现下面这个错误报告，编译不过。Error (171173): Node rs232_tx from partition Top cannot preserve
发表于 11-04 21:13
怎样用calibreview格式提取参数做后仿？有哪几种方法
做pex时选择了calibreview格式，然后生成了一个叫做calibre的cell view。之后关于怎么做后仿从资料中找到了两种方法。第一种是直接在这个calibre的cell view中进
发表于 06-24 07:08
为何EX1_FLASH移植的时候总出现错误提示呢？
为何 EX1_FLASH 移植的时候总出现如下错误提示，请问是哪里出错了Error : C2933E: type disagreement for 'OSTaskStkInit'Os_cpu_c.c line 70
发表于 02-27 10:19
为何EX1_FLASH移植的时候总出现错误提示呢？
为何 EX1_FLASH 移植的时候总出现如下错误提示,请问是哪里出错了Error : C2933E: type disagreement for 'OSTaskStkInit'Os_cpu_c.c line 70
发表于 02-27 10:20
Maxplus2使用技巧—使用floorplan(底层编辑)
What is the FloorplanIt is use to control the placement of your design logic–to increase
发表于 09-12 09:54
•0次下载
Allegro Partition 并行设计指南
Allegro Partition 并行设计指南:Allegro产品包中Allegro Partitioning Option PA3410是一种用于PCB团队合作设计的功能模块，它可将一块复杂PCB板分成多个简单的PCB板，通过团队合作设计，合并设
发表于 04-05 06:26
•0次下载
为什么CPU供电接口会发展到4+8pin这样的规格
目前主流的PC主板上至少会配置两种供电接口，一种是24pin主供电接口，另一个则是CPU供电接口。与前者相对固定的形态相比，后者的配置就比较变化多端了，早期的标准配置是4pin接口，8pin
进行design partition时，为什么推荐使用register out的方式
在进行design partition时，相比register in更推荐register out，请问为什么呢？如果前后两个模块时钟域不同，register in会有什么问题？
微软发布自研AI芯片——Azure Maia100
Azure Maia 是一款AI 加速器芯片，用于OpenAI 模型、ChatGPT、Bing、GitHub Copilot 等AI 工作负载，Azure Maia 100 则是该系列第一代产品，采取5 纳米制程生产。
发表于 11-17 11:49
•230次阅读
工商网监
评论