0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB阻抗线怎么走线?多层PCB阻抗线走线技巧分享

fcsde-sh 来源:张飞实战电子 2024-02-22 10:20 次阅读

一、什么是 PCB 阻抗?

PCB 阻抗高频工作时电路的电容和电感的组合,虽然也是以Ω为单位测量,但是与作为直流特性的电阻有些不同,阻抗是一种交流特性,意味着与频率有关,而电阻则不是。

二、阻抗对 PCB的意义

PCB 要实现高速数据传输,阻抗匹配是必须的事情。

手机USB接口为例,可以实现2个方向同步传输数据、速度快,成本低。常见的2种类型是A型、B型和C型。

USB协议中定义(D+、D-)、(TX+、TX-)、(Rx+、RX-)差分信号线传输数字信号。为了保证传输信号的稳定性,PCB设计差分线必须严格按照差分信号的走线规则。

三、多层PCB阻抗走线的一些注意事项

1、元件PAD尽量靠近排列,缩短PADS之间的距离,使差分线尽可能短,过孔尽可能少。

e49d6fea-d0ad-11ee-a297-92fbcf53809c.jpg

元件PAD尽量靠近排列

2、路线应平行,对称,不允许走90°角线,应走45°或圆弧走线。线间距控制在4mil以内。

e4c1c84a-d0ad-11ee-a297-92fbcf53809c.jpg

走45°或圆弧走线

3、串联电阻、电容时,应上下或左右对齐。

e4d5b274-d0ad-11ee-a297-92fbcf53809c.jpg

上下或左右对齐

4、差分阻抗线尽量等距、等距,避免时序偏差和共模干扰。

e4e674ce-d0ad-11ee-a297-92fbcf53809c.jpg

差分阻抗线尽量等距、等距

5、由于引脚分布、过孔、走线空间等因素,差分阻抗线长容易不匹配。一旦线路长度不匹配,时序就会发生偏移,从而降低信号质量。因此,需要对差分对的不匹配进行相应的补偿,使线路长度匹配。长度差通常控制在5MIL以内,补偿原则是对出现长度差的部位进行补偿。

e4f9ac60-d0ad-11ee-a297-92fbcf53809c.jpg

对差分对的不匹配进行相应的补偿,使线路长度匹配

这里举个例子,参数如下:

H1:介质厚度(阻抗线与参考层之间的厚度)

ER1:极板介电常数 4.2-4.6(PP 按 4.2 计算,磁芯按 4.5 计算)

W1:设计线宽

W2:上部线宽 = 设计线宽减去0.5mil

S1:两线之间的距离

T1:铜厚,一般按1oz(1.4mil)计算

C1:C1:基板表面绿油厚度

C2:铜箔表面绿油厚度

C3:绿油厚度基材表面

CER:绿油介电常数3.5

使用阻抗计算器计算,可以得到阻抗约为 100。

原文链接:https://wellerpcb.com/pcb-impedance-line/





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 串联电阻
    +关注

    关注

    1

    文章

    173

    浏览量

    14607
  • USB接口
    +关注

    关注

    9

    文章

    672

    浏览量

    54984
  • PADS
    +关注

    关注

    76

    文章

    805

    浏览量

    106914
  • PCB走线
    +关注

    关注

    2

    文章

    128

    浏览量

    13820
  • PCB阻抗
    +关注

    关注

    0

    文章

    63

    浏览量

    2529

原文标题:PCB阻抗线怎么走线?看这一文!

文章出处:【微信号:fcsde-sh,微信公众号:fcsde-sh】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    各位大神,RF 射频PCB线为什么要50Ω阻抗???

    RF 射频PCB线为什么要50Ω阻抗,还有为什么要设禁止铺铜,哪些地方要设禁止铺铜???
    发表于 10-17 00:28

    PCB Layout中的专业线策略

    布线(Layout)是PCB设计工程师最基本的工作技能之一。线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速PCB
    发表于 08-13 15:44

    PCB中直角线的对信号的影响有哪些?

    直角线的对信号的影响就是主要体现在三个方面:一是拐角可以等效为传输线上的容性负载,减缓上升时间;二是阻抗不连续会造成信号的反射;三是直角尖端产生的EMI。 传输线的直角带来的寄生电容
    发表于 11-18 17:29

    我的PCB线经验归纳

    多层布线。PCB 板的设计过程是一个复杂的过程,要想很好地掌握它,需电子爱好者自已去体会, 才能得到其中的真谛。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的线
    发表于 12-16 09:47

    pcb布局,线方面

    pcb布局,线方面,有什么建议吗,该怎么怎么走,怎么提高效率
    发表于 10-15 14:51

    PCB Layout线秘籍

    本帖最后由 maskmyself 于 2017-7-10 10:08 编辑 布线(Layout)是PCB设计工程师最基本的工作技能之一。线的好坏将直接影响到整个系统的性能,大多数高速
    发表于 07-07 11:45

    三种特殊的PCB线技巧

    作用,这种结构在高频的(10G以上)IC封装PCB设计中经常会用采用,被称为CPW结构,可以保证严格的差分阻抗控制(2Z0),如图1-8-19。差分走线也可以走在不同的信号层中,但一般不建议这种
    发表于 03-18 21:38

    pcb蛇形线

    合不同具不同的作用,如果蛇形线在电脑板中出现,其主要起到一个滤波电感的作用,提高电路的抗干扰能力,电脑主机板中的蛇形线,主要用在一些时钟信号中,如CIClk,AGPClk,它的作用
    发表于 05-22 02:48

    请问HDMI差分对PCB怎么走线

    HDMI差分对PCB怎么走线?要计算匹配阻抗吗?差分对多长有要求吗?四对差分对要走一样长吗?
    发表于 05-31 05:35

    PCB布局和线的调整

    就是要顺应原理图信号的走向。信号怎么走,元件就怎么摆放,顺其自然。 4. 布线时同样功能管脚线序的调整 这种情况在fpga,SOC的GPIO,以及排阻做阻抗匹配的时候比较常见。在这种情况下,如果
    发表于 10-17 04:37

    PCB LAYOUT的怎么走线

    下面从直角线、差分走线、蛇形线三个方面来阐述PCB LAYOUT的
    发表于 03-17 07:25

    PCB布局之蛇形线

    经常听说“PCB线间距大于等于3倍线宽时可以抑制70%的信号间干扰”,这就是3W原则,信号线之间的干扰被称为串扰。那么,你知道串扰是怎么形成的吗?当两条
    发表于 12-27 20:33

    PCB设计线阻抗控制简介

    通道。  需要说明的是,在具体的PCB层叠设置时,要对以上原则进行灵活掌握和运用,根据实际单板的需求进行合理的分析,最终确定合适的层叠方案,切忌生搬硬套。  PCB设计线
    发表于 04-12 15:12

    PCB线跟哪些因素有关?如何计算PCB线的线宽?

    来说,没有按照正确的方法评估线线宽,可能导致电流过大,烧毁板子线;对于高速信号来说,没有合适的计算线宽,可能导致阻抗失配,引起信号完整性
    发表于 04-12 16:02

    PCB线的设计细节详解

    的地环。以避免从大地受到干扰噪声. USB方面的考虑  USB的差分信号线保持平行走线,以达到90 ohm的差分阻抗。由于PCB
    发表于 04-13 16:09