四位二进制减法器的设计与实现
总体方案设计
本设计使用EWB进行仿真，使用74LS48、七段译码器、LED、开关、异或门、或门、非门、与非门等。电路按功能分为三个部分：减数部分：减数变成补码（原码取反加1）；被减数部分：被减数与减数的补码相加；差部分：被减数减减数的结果显示。四位二进制减法器的总体仿真图如图所示。
图9 四位二进制减法器的总体仿真图
被减数模块的设计
本模块由开关、74LS48、VCC（+12 V）、GND、七段译码器构成，用开关控制输入信号( 被减数)，5、6、7、8 从高位到低位，用74LS48和七段译码器构成显示电路。四位二进制减法器的被减数模块的仿真图如图10所示。
图10 四位二进制减法器的被减数模块的仿真图
减数模块的设计
本模块由开关、74LS48、VCC（+12 V）、GND、七段译码器、异或门、或门、非门、与非门构成。用开关控制输入信号（减数），1、2、3、4 从高位到低位，将输入信号的原码变成补码供计算使用，用74LS48 和七段译码器构成显示电路。四位二进制减法器的减数模块的仿真图如图11所示。
图11 四位二进制减法器的减数模块的仿真图
差模块的设计
本模块由VCC（+12 V）、GND、七段译码器、74LS48、LED 构成。从右到左依次是从高位到低位，并用74LS48和七段译码器构成显示电路。四位二进制减法器的差模块的仿真图如图12所示。
图12 四位二进制减法器的差模块的仿真图
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
二进制
+关注
关注
2文章
709浏览量
41266 -
显示电路
+关注
关注
6文章
94浏览量
32949 -
减法器
+关注
关注
1文章
26浏览量
16696 -
GND
+关注
关注
2文章
512浏览量
38071 -
74ls48
+关注
关注
1文章
13浏览量
11652
发布评论请先 登录
相关推荐
如何设计一个16比特的减法器呢？
减法电路是基本集成运放电路的一种，算术运算电路主要包括数字**加法器电路、数字减法器电路、数字乘法器电路和数字除法器电路。
8位减法器求解？
给出1位全减器的Verilog描述。要求： (1) 首先设计1位半减器，然后用例化语句将它们连接起来，图3-32中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。 (2) 以1位全减器为
发表于 10-08 19:59
雾盈FPGA笔记之（三十）六位四则运算计算器（6）小算法实现BCD转二进制
本帖最后由 雾_盈 于 2016-8-30 09:37 编辑
六位四则运算计算器（6）小算法实现BCD转二进制雾盈2016-8-27 一、写在前面这一篇文章讲BCD码转
发表于 08-29 12:01
哪一个是减法器？负反馈在减法器电路中的原理？
下图哪一个电路是减法器？按照书上的电路，减法器应该构成负反馈，可是把运放接成正反馈之后，输出却没有变化，那么负反馈或者正反馈在电路中的作用是什么呢？问题来自论坛里的这个电路，看到构成的是正反馈
发表于 08-31 19:46
4位二进制乘法器电路
我做了个四位的二进制乘法器电路，但是出来的是这样。B3B2B1B0 (1100) x A3A2A1A0 (0001) = P7P6P5P4P3P2P1P0 (00101000) 而不是1100。请问我是哪出错了呢？
发表于 10-09 09:52
如何理解二进制运算规则 二进制是如何运算的
(11100101.11101011)2转换成八进制数。 (11100101.11101011)2=(345.353)8（3）二进制转换为十六进制：采用的是“四位一并法”，整数部分从低
发表于 12-11 17:49
集成四位二进制计数器
目录1. 集成四位二进制计数器【74LVC161】(1) 逻辑符号(2) 功能表(3) 应用① 构成任意模数的计数器a. 反馈清零法b. 反馈置数法c. 位数拓展② 构成分频器③ 构成序列信号发生器
发表于 07-29 07:20
本的二进制加法/减法器,本的二进制加法/减法器原理
本的二进制加法/减法器,本的二进制加法/减法器原理
两个二进制数字Ai，Bi和一个进位输入Ci相加，产生一个和输出Si，以及一个进位
发表于 04-13 11:11
•5155次阅读
工商网监
评论