0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

同或门标准逻辑符号

星星科技指导员 来源:广州科誉电子科技 作者:广州科誉电子科技 2024-02-04 14:08 次阅读

同或门

同或门(XNOR gate或equivalence gate)也称为异或非门,是一种逻辑门电路。同或门的特点是当两个输入信号相同时,输出为低电平;当两个输入信号不同时,输出为高电平。在实际应用中,同或门常常用于实现两个信号的相同性检测,例如比较两个数字是否相等。在数字逻辑电路中,同或门可以由异或门和与门组合而成。

同或门的符号为“⊕”,表示两个输入的异或运算。同或门在逻辑学里又称为“双条件”,或称为“当且仅当”(if and only if)。所有输入信号都相同时才输出真,只要有一个以上不相同时就输出假,也就是异或门的反面。

同或门在电路设计中常常用于实现两个信号的相同性检测,例如比较两个数字是否相等。在实际应用中,同或门可以用于实现数据校验和差错检测。在通信领域中,同或门可以用于实现数据校验和差错检测;在计算机领域中,异或门可以用于实现数据的位操作和加密解密等算法

图中给出了同或门(XNOR)的标准逻辑符号。

ae1e068db4c1939d8.jpg

与异或门一样,也只有两个输入端,同或门输出端的小圆圈说明输出结果跟异或门输出相反,当输入的两个电平为相反电平时,同或门输出低电平。A, B是输入变量,x是输出变量,同或运算可以描述如下:

对于同或门而言,当输入A为低电平,输入B为高电平,或者输入A为高电平,输入B为低电平时,输出为低电平;当输入A和B同为低电平或者同为高电平时,输出为高电平。

图中给出了同或门四个可能输入组合及其对应的输出结果。表中总结了同或门的运算。注意同或门的输入电平相同时,输出才为高电平。

a6ae12c36238241f4.jpg

wKgaomW_KyaAAQCHAAARMjsxJeA892.png

异或门的布尔表达式为:X=A+B

同或门的逻辑表达式为: X=(A+B)’

异或和同或的逻辑表达式也可以用与,或及反相运算表示:

对于异或门有:X=AB’+A’B

对于同或门有:X=(AB)’+AB

正如对其他门所做的一样,观察具有脉冲波形输入的异或门和同或门运算,跟以前一样,我们在脉冲波形输入的每个不同的时间间隔上应用真值表,图中给出了异或门的情况,可以看到在时间段t2和t4上,输入A与B是不同的电平,因此,在这个时间间隔上,输出为高电平。在t1和t3上,输入A和B为相同的电平,故输出为低电平。

a7fc63e2d50e1d40b.jpg

异或门还可以做2位模2加法器。回忆之前所学的进制基本运算规则如下: 0+0=0,0+1=1,1+0=1和1+1=10。仔细观察异或门的真值表,可以发现异或门的输出是两个输入位的二进制和,如果输入都为1,则输出为0,舍弃进位1。后面将会学习异或门是如何组合起来形成复杂的加法电路。

审核编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 加法器
    +关注

    关注

    6

    文章

    174

    浏览量

    29732
  • 异或门
    +关注

    关注

    1

    文章

    24

    浏览量

    17691
  • 逻辑门电路
    +关注

    关注

    2

    文章

    60

    浏览量

    11871
  • 脉冲波形
    +关注

    关注

    0

    文章

    23

    浏览量

    9784
收藏 人收藏

    评论

    相关推荐

    逻辑及组合逻辑电路实验

    74LS125 1块双全加器 74LS183 1块实验报告要求1. 画出实验逻辑图, 列出实验数据表格, 填入实验结果, 并写出各种门电路的逻辑函数表达式逻辑功能。2. 叙述在与非
    发表于 09-25 17:28

    【转】TTL逻辑与普通逻辑有什么区别

    条导线上,将这些与非门上的数据(状态电平)用同一条导线输送出去.因此,需要一种新的与非门电路--OC来实现“线与逻辑”.OC主要用于3个方面:1、实现与
    发表于 08-23 21:39

    请问异成逻辑符号图是什么样的?

    异成逻辑符号图/逻辑
    发表于 10-23 03:49

    如何检查AND逻辑

    你好。我是在FPGA上设计系统的初学者。我的fpga是XC7K325T -2 FFG900(knitex - 7系列)我想计算基本15位2输入加法器的逻辑延迟。如果我能检查ANDOR
    发表于 05-25 07:28

    【数字电路】关于逻辑的教程分析

    端“,输入直接连接到晶体管基极。对于Q的输出,两个晶体管都必须饱和为“ ON” 。逻辑可使用数字电路产生所需的
    发表于 01-20 09:00

    【数字电路】关于逻辑的电路设计教程

    端“,输入直接连接到晶体管基极。对于Q的输出,两个晶体管都必须饱和为“ ON” 。逻辑可使用数字电路产生所需的
    发表于 01-21 08:00

    【数字电路】关于逻辑或非门系统特性分析教程

    直接连接到晶体管的基极。两个晶体管都必须截止为“ OFF”,以在Q输出。逻辑或非门可使用数字电路产生所需的逻辑功能,并被赋予一个符号,其形状为带有圆圈的标准
    发表于 01-22 09:00

    【数字电路】关于异逻辑电路的教程分析

    基本上,“异是“异和“非”的组合,但真值表类似于标准
    发表于 01-25 09:20

    逻辑的特点总结,这些细节你知道吗?

    及其对应的真值表。标准逻辑逻辑与门符号真相表2输入与数字逻辑
    发表于 01-27 08:00

    逻辑非基础理论简析

    一、逻辑非基础理论:逻辑非,运算对象是布尔值(10,真假),类似于数字电路的与门,
    发表于 01-24 06:30

    在FPGA中实现基本逻辑并验证其功能

    1、集成逻辑及其基本应用介绍本实验涉及到的基本逻辑有“与门”、“与非门”、“”、“或非门
    发表于 07-01 15:18

    构建自己的逻辑学习套件

    描述逻辑学习套件在这个项目中,您将学习如何构建自己的逻辑学习套件并了解所有关于不同逻辑的知
    发表于 09-08 07:42

    或非门逻辑符号

    或非门逻辑符号图  (a) 逻辑符号      &nb
    发表于 04-06 23:23 2.7w次阅读
    或非门<b class='flag-5'>逻辑</b><b class='flag-5'>符号</b>图

    异成门逻辑符号图/同或门逻辑符号

    异成门和同或门的逻辑符号图:
    发表于 04-06 23:30 4100次阅读
    异成门<b class='flag-5'>逻辑</b><b class='flag-5'>符号</b>图/同或门<b class='flag-5'>逻辑</b><b class='flag-5'>符号</b>图

    异或门符号,异或门逻辑符号

    异或门电路 异或门和同或门的逻辑符号如下图所示。
    发表于 07-16 07:55 2w次阅读
    异或门<b class='flag-5'>符号</b>,异或门<b class='flag-5'>逻辑</b><b class='flag-5'>符号</b>