锁相环路构成与工作机制

锁相环由哪三部分组成

锁相环（Phase Locked Loop，PLL）通常由以下三部分组成：

1. 相位比较器（Phase Comparator/Phase Detector）： 相位比较器用于比较输入信号与反馈信号的相位差，输出一个表示相位差的控制电压或数字值。

2. 电压控制振荡器（Voltage Controlled Oscillator，VCO）： 电压控制振荡器接收来自相位比较器的控制信号，根据控制信号的电压或数字值来调节自身的振荡频率。

3. 反馈电路（Feedback Circuit）： 反馈电路将VCO输出的信号反馈给相位比较器，用于与输入信号进行相位比较，进而生成用于控制VCO的控制信号。

这三部分相互作用，构成了一个闭环控制系统，使得输出信号的相位与输入信号的相位相互锁定或跟踪。锁相环广泛应用于时钟同步、频率合成、数模转换等领域。

锁相环的工作原理

最基础的锁相环系统主要包含三个基本模块：鉴相器（Phase Detector：PD）、环路滤波器（L00P Filter：LF）其实也就是低通滤波器，和压控振荡器（Voltage Controlled Oscillator：VCO）。有了这三个模块的话，最基本的锁相环就可以运行了。但我们实际使用过程中，锁相环系统还会加一些分频器、倍频器、混频器等模块。（这一点可以类比STM32的最小系统和我们实际使用STM32的开发板）

从锁相系统开始运行的那一刻进行分析，这个时候鉴相器有两个输入信号，一个是输入的参考信号Vin，另一个是压控振荡器的固有振荡信号Vout。

这个时候由于两个信号的频率不相同，会因为频差而产生相位差，如果不对压控振荡器进行任何操作，那么相位差会不断累积，从而跨越2Π角度，从零重新开始测相位，这便是测量死区，明明相位在不断变大，但鉴相器只能测出0~2Π的范围，测出的相位差最大便是２Π，这样就导致了鉴相器的输出电压只能在一定的范围内波动。

理想状态是让这两个信号的相位差一直保持在2Π的范围内，不进入测量死区。那么在系统刚开始的时候，鉴相器测出两个信号的相位差，将相位差时间信号转化为误差电压信号输出（具体转化过程见鉴相器讲解）。

通过环路滤波器转化为压控电压加到压控振荡器上，使压控振荡器的输出频率Vout逐步同步于输入信号Vin，直到两个信号的频率逐渐同步，相位差也在测量误差范围内，那么整个系统就稳定下来了。

两个信号的相位差不会累积变大，而是保持相对固定的相位差。（不是常规意义上的固定不变，而是在误差允许范围内的微小波动）。

锁相环失锁的原因有哪些

锁相环（Phase Locked Loop，PLL）失锁可能由以下几个原因引起：

1. 输入信号干扰：当输入信号受到噪声、失真、衰减等干扰时，可能导致相位比较器无法正确地比较输入信号与VCO反馈信号之间的相位差，从而造成失锁。

2. 频率偏差过大：如果输入信号的频率与VCO输出的振荡频率之间存在较大的偏差，超出PLL的跟踪范围，那么PLL可能会失锁。

3. 环路带宽设置不当：PLL的环路带宽决定了其对输入信号的跟踪速度，如果环路带宽设置得过窄或过宽，都可能导致PLL失锁。

4. 相位比较器失效：相位比较器是PLL的关键组件之一，如果相位比较器出现故障或不正常工作，可能导致PLL失锁。

5. 电源噪声和供电问题：如果PLL的供电电源存在噪声或不稳定，可能会对PLL的各个组件产生负面影响，导致失锁。

6. 温度变化和环境变化：温度变化可能导致PLL内部的电子元件参数发生变化，进而影响PLL的性能和稳定性，导致失锁。

7. 其他外部干扰：如电磁干扰、辐射干扰、振荡器质量不良等外部因素也可能引起PLL失锁。

审核编辑：黄飞