攻克众核RISC-V芯片关键难点，赛昉科技斩获年度IP先锋奖

近日，赛昉科技凭借RISC-V超大规模总线技术突破，一举斩获CRVA 2023年度“IP先锋奖”。

随着RISC-V向数据中心等高性能场景迈进，“众核”的要求被提上日程。与传统架构相同，由于内存墙（Memory Wall）的限制，RISC-V处理器性能很难随着核心数量的提升线性增长。在单核性能达标的前提下，高带宽、低时延的超大规模互联总线技术能有效突破“内存墙”瓶颈，实现RISC-V处理器各个功能模块之间的高效通信，从而提升众核处理器整体性能。

2023年11月，赛昉科技重磅发布自主研发的片上一致性互联IP——昉·星链-700（StarLink-700），填补了RISC-V领域超大规模总线技术的空白。StarLink-700是国内首款Mesh架构互联总线IP，具有高可扩展性、高带宽、低时延、低功耗、高可靠性的特点。StarLink-700支持最大144个节点，单节点可连接设备数2-5个，可连接的CPU数量高达256个；支持IO设备Cache一致性，支持Snoop Filter，支持CHI协议，可实现高效的数据交换。

基于StarLink-700和赛昉科技自主研发的高性能RISC-V CPU IP——昉·天枢-90（Dubhe-90），赛昉科技构建高性能、高带宽、低延迟的RISC-V众核子系统IP平台。该平台还包括：RISC-V Debug Module调试接口、RISC-V中断控制器（PLIC、CLINT）、功耗管理、安全性、虚拟化、IO一致性（IO Coherency）和内存子系统。该RISC-V众核子系统IP平台可广泛应用于服务器、DPU、计算存储、网络通信、AI等领域。

StarLink-700 RISC-V众核子系统IP平台

高性能内核和互联总线技术是设计高性能芯片的关键，通过掌握这些核心技术，赛昉科技有能力设计各种高性能场景下的RISC-V芯片，达到PPA的完美平衡，在RISC-V芯片的商业化落地进程中所向披靡。除了上文提到的众核方案，在2023 RISC-V中国峰会期间，基于昉·天枢-90（高性能核）、昉·天枢-80（高能效核）、昉·星链-500（一致性互联总线IP），赛昉科技推出全球首款RISC-V大小核子系统IP平台（多核方案），能够根据需求灵活配置大小核数量。该方案可被广泛应用于PC、笔记本电脑、移动设备、瘦客户机、NAS、工控机及各类行业终端的主控芯片设计。

赛昉科技IP产品矩阵

未来，赛昉科技将依托自研CPU Core IP、Interconnect Fabric IP等核心产品和技术，不断推出满足不同应用场景的高性能RISC-V芯片系统解决方案，实现RISC-V在高性能应用场景的全方位覆盖, 为客户创造更多价值。