0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

多片DDR菊花链拓扑连接时末端的电阻都是起什么作用的呢?

凡亿PCB 来源:凡亿PCB 2023-12-18 15:58 次阅读

大家如果做过DDR的设计可能会发现在进行多片DDR连线时,通常在信号的末端会放置很多的电阻(如下图所示),那么这些电阻都是起什么作用的呢?

f28b5d1c-9d7a-11ee-8b88-92fbcf53809c.png

f2968822-9d7a-11ee-8b88-92fbcf53809c.png

通常在DDR末端的电阻是为了防止信号反射的,起阻抗匹配的作用,之前我们介绍过另一种防止信号反射的解决措施,就是在信号的发送端串联一个电阻,从信号源端把问题解决,我们本次讲的端接方式是从信号的末端入手,消除信号反射

信号末端端接的方式有很多种,基本端接样式式如下图所示:

f29d09f4-9d7a-11ee-8b88-92fbcf53809c.png

通常这些端接都可以有效的抑制信号的反射,不同的端接的应用场景也是有点区别的。

终端匹配电阻通过调整传输线末端的阻抗,使得反射信号与原始信号相互抵消。当传输线末端的阻抗与数据线之间的阻抗相匹配时,反射波最小,从而提高信号传输的质量和稳定性。

戴维南端接使用了两个电阻并联的方式,一个电阻下拉到地,一个电阻上拉到电源,其中接电源的电阻可以使驱动器更加容易到达逻辑高电平,接地的电阻可以使驱动器更加容易到达逻辑低电平,这两个并联电阻需要与传输线的阻抗相匹配,比如两个电阻为R1和R2两个电阻的阻值选取需要满足公式Z0=R1*R2/R1+R2。

AC端接是在原有单一电阻端接上加了一个电容,一般采用0.1uF多层陶瓷电容,电容具有隔直流通交流的特性,因此可以有效的降低功率消耗,同时电容容值选取适当可以有效消除信号的过冲和下冲。

肖特基二极管端接是由两个二极管组成,传输线末端任何的信号反射,如果导致接收器输入端上的电压超过VCC和二极管的正向偏值电压,该二极管就会正向导通连接到VCC上。该二极管导通从而将信号的过冲箝位到VCC和二极管的阈值电压的和上。

同样连接到地上的二极管也可以将信号的下冲限制在二极管的正向偏置电压上。然而该二极管不会吸收任何的能量,而仅仅只是将能量导向电源或者是地。该端接能有效减小信号过冲和下冲,但是二极管的开关速度会限制响应时间,所以较高速系统不合适。

端接的方式有很多种,但是其目的都是一样的,都是为了改善信号的质量,我们应该在合适的场景下选择相应的端接方式。同时我们需要注意的是端接电阻需要尽量靠近最后一片DDR颗粒,这样信号的改善效果最好。







审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 二极管
    +关注

    关注

    144

    文章

    9012

    浏览量

    161355
  • 驱动器
    +关注

    关注

    51

    文章

    7308

    浏览量

    142943
  • 阻抗匹配
    +关注

    关注

    13

    文章

    327

    浏览量

    30452
  • DDR
    DDR
    +关注

    关注

    9

    文章

    677

    浏览量

    64244
  • 陶瓷电容
    +关注

    关注

    3

    文章

    373

    浏览量

    23691

原文标题:为什么多片DDR菊花链拓扑连接时末端需要接很多的电阻

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DDR终端匹配电阻的长度多少合适?

    上次我们对不加端接电阻和加端接电阻之后的仿真结果做了分析之后我们得出在DDR采用菊花拓扑结构的时候是需要加端接
    的头像 发表于 12-28 16:55 673次阅读
    <b class='flag-5'>DDR</b>终端匹配<b class='flag-5'>电阻</b>的长度多少合适?

    菊花连接方式是怎么布线的

    求各位大神来两张有菊花走线方式的PCB图来学学。。谢谢
    发表于 09-20 15:04

    【分享】Altium 4层核心板(菊花拓扑)案例

    模块主要包含SDRAM、Flash、CPU、电源电路的常见4层板的设计思路,BGA出线方式,菊花(Fly-by)拓扑结构,蛇形等长的技巧应用
    发表于 08-20 14:22

    AM3892/DM8168 DDR3 PCB布线的问题,及原理图设计 请教

    两旁大容量DDR3,是否有建议参考的型号? 开发板的DDR3是菊花拓扑布线吧,能否用2
    发表于 06-21 11:19

    SDRAM的电源系统及拓扑结构

    ,一句话,DDR1/2采用星形结构,DDR3采用菊花链结构。  拓补结构只影响地址线的走线方式,不影响数据线。以下是示意图。  星形拓扑  菊花
    发表于 12-03 10:48

    请问不同蕊可以设计成菊花方式进行仿真吗?

    请教一下,同一种芯片可以在板卡上进行菊花方式进行dsp设计。但是如果不同蕊可以设计成菊花
    发表于 12-24 14:25

    28335菊花调试的问题如何解决

    最近在板子上使用了菊花进行两28335的调试以及下载,遇到的问题是,如果使用了两已经烧写过flash的28335,使用菊花
    发表于 05-20 15:36

    DDR布局的要求有哪些?

    1600 Mbps 时,则一般采用 D 所示菊花拓扑结构进行设计。混合拓扑结构中“T”型拓扑的要求与两
    发表于 10-30 06:53

    多个MCU使用的菊花是怎样通过JTAG连接

    大家好,我们将使用的 MCU 属于 STM32U5 系列。调试探针将是 SEGGER J-Link Base。多个 MCU 使用典型的 JTAG 菊花连接通过 JTAG 连接
    发表于 12-20 07:08

    AD5412菊花配置4,4-20mA,配置范围受温度影响怎么解决?

    AD5412菊花配置4,4-20mA配置,STM32驱动,测试现象如下 使用内部检测电阻: 1、上电等待200ms,进行菊花
    发表于 12-01 06:41

    DDR3_菊花连接

    DDR3_菊花连接,高速PCB设计理论基础,菊花链设计的要求与规范。
    发表于 05-25 10:01 0次下载

    ddr3菊花拓扑结构是什么

     在DDR的PCB设计中,一般需要考虑等长和拓扑结构。等长比较好处理,给出一定的等长精度通常是PCB设计师是能够完成的。但对于不同的速率的DDR,选择合适的拓扑结构非常关键,在
    发表于 11-08 13:00 2.4w次阅读
    <b class='flag-5'>ddr</b>3<b class='flag-5'>菊花</b>链<b class='flag-5'>拓扑</b>结构是什么

    DDR加终端匹配电阻和不加信号质量的区别

    DDR采用菊花拓扑结构时,由于信号传输线较长通常需要在DDR末端加上终端匹配电阻,端接的方式有
    的头像 发表于 12-25 07:45 239次阅读
    <b class='flag-5'>DDR</b>加终端匹配<b class='flag-5'>电阻</b>和不加信号质量的区别

    DDR拓扑结构的详细解析

    在进行多片DDR设计的时候,通常DDR会存在拓扑结构, 下面我们将详细介绍一下各种拓扑结构的区别以以及应用场景。 首先我们先介绍一下,当只存在一片D
    的头像 发表于 12-26 07:45 419次阅读
    <b class='flag-5'>DDR</b><b class='flag-5'>拓扑</b>结构的详细解析

    为什么多片DDR菊花拓扑连接末端需要接很多的电阻

    为什么多片DDR菊花拓扑连接末端需要接很多的电阻  多片
    的头像 发表于 12-29 13:54 370次阅读