实现签核时,为了保证芯片设计的耐用性,设计师会面临重重挑战,利用 Cadence Tempus 设计稳健性分析(DRA)套件为设计工程师提供领先的建模技术,可实现最佳功耗、性能和面积目标(PPA)。
相较于传统方法,Tempus DRA 套件提供了一套全面的高级分析功能,有望增强设计级稳健性,实现更优 PPA。
使用 Tempus DRA 套件完成完整分析后,设计工程师可以利用 Cadence Innovus 设计实现系统中的 Tempus ECO 选项进行模块级的收敛,并使用 Cadence Certus 收敛解决方案进行子系统/全芯片层的签核收敛,显著提高设计收敛速度,优化 PPA 目标达成。
如需了解更多信息,请点击文末“阅读原文”。
关于 Cadence
Cadence 是电子系统设计领域的关键领导者,拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 www.cadence.com。
2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
原文标题:Tempus DRA 套件:使用先进的芯片建模实现高达 10% 的 PPA 提升
文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。
相关推荐
据封装研发负责人李康旭副社长(Lee Kang-Wook)介绍,SK海力士已在韩国投入逾10亿美元扩充及改良芯片封装技术。精心优化封装工艺是HBM获青睐的重要原因,实现了低功耗、提升性
发表于 03-07 15:24
•281次阅读
Andreas Schilling指出,英特尔CEO帕特·基辛格承诺“P”和“E”两大类型的升级版节点在PPA方面可提升5+%。至于Intel 7/4/3/20A/18A等主要制程节点,预计每步的PPA
发表于 02-22 15:05
•177次阅读
及其影响的分析,客户才能实现较现行设计方法更优秀的 PPA 目标。例如,全局额定值或全局的裕度会造成性能和功耗的显著浪费。 为了应对类似挑战,Cadence 持续创新并开发了 Cadence Tempus 设计稳健性分析(
发表于 12-12 10:10
•251次阅读
设计签核,并取得了更好的 PPA 结果 2 首次部署 Cadence 签核解决方案后,Samsung Foundry 实现了两倍的生产力提升,加速了设计收敛 中国上海,2023 年 12
发表于 12-04 10:15
•276次阅读
PPA是数字IC设计逃不开的概念,分别是P(Performance)、P(Power)和A(Area),分别代表芯片的性能、功耗和面积。
发表于 12-04 10:09
•1473次阅读
随着全球集成电路行业整体的景气度的提升,IC设计市场也保持着快速发展的趋势。随着先进工艺节点不断演进,晶体管尺寸在不断逼近物理极限;而以ChatGPT为代表的语言大模型对芯片算力的要求不断上涨,也在刺激着AI
发表于 11-08 11:41
•260次阅读
积 (PPA)。 通过采用 Tempus Timing Solution,Realtek 将生产力提升了 2 倍,与之前使用的方法相比,设计收敛周转时间缩短了 50%。此外,Realtek 的计算成本和内存占用
发表于 11-06 10:10
•230次阅读
提高芯片的良率变得越来越困难,很多新建的晶圆厂通线数年仍难以量产,有的虽勉强量产,但是良率始终无法爬坡式的提升,很多朋友会问:芯片的良率提升真的有那么难吗?为什么会这么难?今天来聊聊。
发表于 09-06 09:07
•2955次阅读
安牧泉总经理助理兼董事会秘书李湘锋介绍,2022年安牧泉营业收入接近5000万元,订单量持续提升。未来3年,安牧泉将增加投资10亿元,扩大生产规模,形成年产倒装封装2亿颗、系统级封装3亿颗、芯片测试1.2亿颗的能力,抢占高端
发表于 08-30 16:21
•417次阅读
IP。
进行PPA分析时,分析团队必须做出许多常见的决策与制造SoC时所做的决策有关。从这个意义上讲,材料具有次要功能。如果您对将为SoC选择的IP移动到完全统一和实现的一项技术,这种材料也可以提供有价值的信息。
发表于 08-08 06:20
本节主要讲述UC3825A芯片建模,详细资料参考数据手册。前一节已讲述振荡器与前沿消隐电路,本节完成整个芯片的建模工作,通过建模过程可以更加
发表于 07-13 10:23
•1173次阅读
本文介绍Cadence Tempus电源完整性解决方案如何为燧原科技(Enflame)面向数据中心而开发的先进节点人工智能(AI)芯片提供电源完整性(Power Integrity, PI)和信号完整性(Signal Integ
发表于 07-12 11:12
•224次阅读
回顾过去五六十年,先进逻辑芯片性能基本按照摩尔定律来提升。提升的主要动力来自三极管数量的增加来实现,而单个三极管性能的提高对维护摩尔定律只是
发表于 05-11 10:24
•658次阅读
先进逻辑芯片性能基本按照摩尔定律来提升。提升的主要动力来自三极管数量的增加来实现,而单个三极管性能的提高对维护摩尔定律只是起到辅佐的作用。
发表于 05-08 10:22
•463次阅读
[E10A 版] 瑞萨 SH7201 以太网入门套件应用说明
发表于 05-04 20:03
•0次下载
评论