Codasip利用RISC-V向量扩展实现领域专用加速器

Codasip Labs 致力于创新并深耕于创新的商业化落地。随着人工智能（AI）和机器学习（ML）的兴起，这些领域已经成为Codasip关注的重点。2023 年初Codasip加入了欧洲新地平线项目 SYCLOPS（基于 OPen 标准的跨架构访问扩展极端分析技术）。该项目旨在推进人工智能和数据挖掘，以处理极其庞大和多样化的数据。该项目同时也汇集了八家欧洲领先的机构，目标是通过完全开放的人工智能加速技术，在极端数据分析的可扩展性方面取得突破性进展。Codasip在该项目中的职责是开发基于RISC-V矢量扩展（RVV）的领域专用加速器。我们将利用设计自动化工具 Codasip Studio 和 CodAL 处理器描述语言完成这项工作。

大数据对硬件加速器的需求日益增长

人工智能的广泛应用催生了可高效处理人工智能工作负载的新型硬件加速器市场。然而，目前所有流行的人工智能加速器都使用专有的硬件和软件堆栈。这导致少数几家大型行业公司垄断了加速器市场。SYCLOPS旨在于打破这种垄断，通过使用基于开放标准的人工智能加速器，在极端数据分析的性能和可扩展性方面取得突破性进展。开放标准 RISC-V（指令集架构）和 SYCL（跨供应商、跨架构、数据并行编程模型）将首次结合在一起。这样做的目的是将在 SYCLOPS 中获得的经验反馈给 RISC-V 和 SYCL 社区。这将简化代码设计，实现更广阔的人工智能加速器设计空间和更丰富的生态系统。

利用 RISC-V 向量扩展实现领域专用加速器

Codasip Labs团队将使用 CodAL 处理器架构描述语言和 Codasip Studio API 扩展来实现领域专用的 RISC-V Vector 扩展加速器设计。此外，该团队还将利用这些工具开发基于 RISC-V 向量扩展的加速器。

Codasip Studio 是一套独特的工具集合，用于快速、轻松地设计或修改处理器。CodAL 是 Codasip 开发的一种专有架构描述语言。这种语言类似于 C 语言，但它是专门为简化在高抽象层次上描述和定制处理器架构的过程而设计的。该语言包含一组紧凑的结构来描述某些处理器模块。其中包括寄存器文件、接口、缓存、紧耦合存储器、总线等。与 Verilog 等通用硬件描述语言相比，这些紧凑的结构使使用者能以更小的代码量创建设计。

通过 CodAL 描述这一单一来源，可以轻松生成评估处理器所需的全套工具，而不仅仅是包含编译器、调试器、链接器、模拟器和剖析器的软件工具链。此外，还包括相应的 RTL 描述和 UVM 环境的硬件工具包。Codasip Studio 可根据 CodAL 模型自动生成这些工具。

造福人工智能加速器生态系统

SYCLOPS 联盟的合作伙伴拥有多个领域的专业知识，包括计算机架构、编程语言、系统和运行、大数据和高性能计算等。这一合作将为人工智能加速领域的新进展做出贡献。项目成员将重点关注自主系统、高能物理和精准肿瘤学中的三个具体用例。更广泛地说，SYCLOPS 取得的进展将促进欧洲和全球基于 SYCL 和 RISC-V 标准的人工智能加速解决方案生态系统的开放。除 Codasip 之外，SYCLOPS 项目的合作伙伴还包括 AccelOM、欧洲核子研究中心、Codeplay、EURECOM、INESC-ID、海德堡大学和 HIRO-MicroDataCenters。这些合作伙伴在这些开放标准的形成过程中发挥了关键作用，并完全有能力为简单、快速、经济高效地定制 RISC-V 加速器提供基础架构工具，以及基于开放标准的平台和应用工具。

Codasip Labs作为我们的创新中心。在该项目框架下，Codasip将继续探索新技术领域，努力为未来技术做出贡献。关于Codasip Labs的那些炫黑科技项目，可查看神经形态视觉3D芯片和聆听未来数字耳朵等项目。

该项目得到了欧盟高等教育研究与创新计划的资助，资助协议编号为 101092877。

关于Codasip

Codasip作为领先的处理器解决方案供应商，支持系统级芯片（SoC）开发人员设计出差异化的产品，从而获得竞争优势。客户可使用Codasip Studio设计自动化工具, 开放的架构许可以及可定制的RISC-V处理器IP系列，通过定制计算，充分解锁RISC-V的无限潜力。Codasip总部位于欧洲，同时服务于全球市场，目前已实现在数十亿颗芯片中布局。

审核编辑：汤梓红