0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq系列处理器中AXI接口的使用

CHANBAEK 来源:嵌入式随笔 作者:嵌入式随笔 2023-10-17 17:05 次阅读

Zynq系列处理器包含了ARMFPGA,与ARM处理器+FPGA这种两个处理器相比最大的特点就是两种结构的数据交互在芯片内部进行。既节约了接口,有提升了交互速度。

内部交互主要是使用AXI接口。AXI是一种主从接口。虽然看起来很复杂,但也是主机发送地址然后读写数据。PS端通过芯片内控制器来发送或者接收AXI接口信号,和SPI之类的主从接口一样。

图片

PL端通过IP核或者自写的逻辑程序收发AXI接口程序。

通过如下的图(ZYNQ7000系列的)可以看出PS端的GP AXI连接一个控制器,HP AXI连接一个控制器。

图片

如上图所示,这个型号的GP AXI可以作为主机也可以作为从机,来与PL端交互数据。HP AXI的传输速度快,通过Programmable Logic to Memory Interconnect可以连接到DDR控制器,可以访问DDR数据。流程是:PL端的逻辑程序发出AXI接口的时序信号,Programmable Logic to Memory Interconnect接收到后转化成可以访问DDR控制器的信号来读写数据。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18285

    浏览量

    222167
  • FPGA
    +关注

    关注

    1602

    文章

    21323

    浏览量

    593214
  • 接口
    +关注

    关注

    33

    文章

    7640

    浏览量

    148497
  • Zynq
    +关注

    关注

    9

    文章

    600

    浏览量

    46627
  • AXI
    AXI
    +关注

    关注

    1

    文章

    126

    浏览量

    16286
收藏 人收藏

    评论

    相关推荐

    ZynqAXI4-Lite和AXI-Stream功能介绍

    ZynqAXI4-Lite功能 AXI4-Lite接口AXI4的子集,专用于和元器件内的控制寄存器进行通信。
    的头像 发表于 09-27 11:33 8175次阅读
    <b class='flag-5'>Zynq</b>中<b class='flag-5'>AXI</b>4-Lite和<b class='flag-5'>AXI</b>-Stream功能介绍

    Xilinx zynq AXI总线全面解读

    AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一种总线协议, Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持,目前使用 AX
    的头像 发表于 12-04 12:22 6300次阅读
     Xilinx <b class='flag-5'>zynq</b> <b class='flag-5'>AXI</b>总线全面解读

    使用外部时钟驱动AXI外设无法运行

    Zynq复位输出复位,MMCM的锁定输出连接到处理器系统复位外设的相应输入,确保时钟稳定,然后允许外设/互连操作。 Zynq处理器AXI
    发表于 04-09 09:12

    如何手动设置读/写使用AXI总线注册测试接口代码?

    我有一个simpleregister读/写/重置测试接口代码(在VHDL),我想与我的顶级处理系统7wrapper代码链接。我想使用AXI总线协议对寄存
    发表于 09-09 10:03

    如何访问zynq处理器GPIO?

    你好我有Zynq 7z020板,我想访问它的GPIO,但我找不到Zynq处理器文档,所以我知道如何访问Zynq GPIO?问候
    发表于 09-11 10:48

    玩转Zynq连载34——[ex54] 基于ZynqAXI GP总线的从机接口设计

    时钟。完成ZYNQ7 ProcessingSystem的配置更改后,回到Diagram界面,可以看到新出现了名为M_AXI_GP0_ACLK、M_AXI_GP0和FCLK_CLK0的
    发表于 11-12 10:23

    玩转Zynq连载37——[ex56] 基于ZynqAXI HP总线读写实例

    HP总线。PL作为AXI HP主机,可以通过这4条总线实现对内存(DDR3)的读写访问,这4条总线加总的极限带宽,通常能够超过DDR3的最大有效带宽,因此,对于处理器与PL之间的数据交互,Zynq
    发表于 11-26 09:47

    MIO/EMIO/AXI_GPIO接口详解

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    发表于 02-02 07:30

    关于Zynq的理论部分

    关于Zynq的理论部分,文大部分截图摘抄自《zynqbook》ZYNQ架构双核ARM Cortex-A9 处理器:ARM Cortex-A9 是一个应用级的处理器,能运行完整的像Lin
    发表于 07-23 10:11

    一文详解ZYNQ中的DMA与AXI4总线

    ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,
    的头像 发表于 09-24 09:50 4409次阅读
    一文详解<b class='flag-5'>ZYNQ</b>中的DMA与<b class='flag-5'>AXI</b>4总线

    何谓 AXI?关于AXI3/AXI4的相关基础知识

    引言 近来,几乎每个赛灵思 IP 都使用 AXI 接口ZynqZynq MP、MicroBlaze 和全新的 Versal 处理器都无一
    的头像 发表于 09-27 11:06 5959次阅读
    何谓 <b class='flag-5'>AXI</b>?关于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相关基础知识

    ZYNQ中DMA与AXI4总线

    接口的构架 在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三种总线,但PS与PL之间的
    的头像 发表于 11-02 11:27 3942次阅读
    <b class='flag-5'>ZYNQ</b>中DMA与<b class='flag-5'>AXI</b>4总线

    ZYNQ-7000系列MIO、EMIO、AXI_GPIO接口

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    发表于 07-25 17:41 2146次阅读
    <b class='flag-5'>ZYNQ</b>-7000<b class='flag-5'>系列</b>MIO、EMIO、<b class='flag-5'>AXI</b>_GPIO<b class='flag-5'>接口</b>

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    发表于 01-31 06:50 12次下载
    <b class='flag-5'>ZYNQ</b>-7000<b class='flag-5'>系列</b>MIO/EMIO/<b class='flag-5'>AXI</b>_GPIO<b class='flag-5'>接口</b>

    AXI_GP接口AXI_HP接口的相关内容

    学习关于ZYNQ IP核中的GP接口和HP接口的异同,介绍关于AXI_GP接口AXI_HP
    的头像 发表于 07-03 14:17 2010次阅读