Zynq系列处理器包含了ARM和FPGA,与ARM处理器+FPGA这种两个处理器相比最大的特点就是两种结构的数据交互在芯片内部进行。既节约了接口,有提升了交互速度。
内部交互主要是使用AXI接口。AXI是一种主从接口。虽然看起来很复杂,但也是主机发送地址然后读写数据。PS端通过芯片内控制器来发送或者接收AXI接口信号,和SPI之类的主从接口一样。
PL端通过IP核或者自写的逻辑程序收发AXI接口程序。
通过如下的图(ZYNQ7000系列的)可以看出PS端的GP AXI连接一个控制器,HP AXI连接一个控制器。
如上图所示,这个型号的GP AXI可以作为主机也可以作为从机,来与PL端交互数据。HP AXI的传输速度快,通过Programmable Logic to Memory Interconnect可以连接到DDR控制器,可以访问DDR数据。流程是:PL端的逻辑程序发出AXI接口的时序信号,Programmable Logic to Memory Interconnect接收到后转化成可以访问DDR控制器的信号来读写数据。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
处理器
+关注
关注
68文章
18285浏览量
222167 -
FPGA
+关注
关注
1602文章
21323浏览量
593214 -
接口
+关注
关注
33文章
7640浏览量
148497 -
Zynq
+关注
关注
9文章
600浏览量
46627 -
AXI
+关注
关注
1文章
126浏览量
16286
发布评论请先 登录
相关推荐
Xilinx zynq AXI总线全面解读
AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一种总线协议, Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持,目前使用 AX
使用外部时钟驱动AXI外设无法运行
Zynq复位输出复位,MMCM的锁定输出连接到处理器系统复位外设的相应输入,确保时钟稳定,然后允许外设/互连操作。 Zynq处理器的AXI时
发表于 04-09 09:12
如何手动设置读/写使用AXI总线注册测试接口代码?
我有一个simpleregister读/写/重置测试接口代码(在VHDL中),我想与我的顶级处理系统7wrapper代码链接。我想使用AXI总线协议对寄存
发表于 09-09 10:03
玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计
时钟。完成ZYNQ7 ProcessingSystem的配置更改后,回到Diagram界面中,可以看到新出现了名为M_AXI_GP0_ACLK、M_AXI_GP0和FCLK_CLK0的
发表于 11-12 10:23
玩转Zynq连载37——[ex56] 基于Zynq的AXI HP总线读写实例
HP总线。PL作为AXI HP主机,可以通过这4条总线实现对内存(DDR3)的读写访问,这4条总线加总的极限带宽,通常能够超过DDR3的最大有效带宽,因此,对于处理器与PL之间的数据交互,Zynq
发表于 11-26 09:47
关于Zynq的理论部分
关于Zynq的理论部分,文大部分截图摘抄自《zynqbook》ZYNQ架构双核ARM Cortex-A9 处理器:ARM Cortex-A9 是一个应用级的处理器,能运行完整的像Lin
发表于 07-23 10:11
评论