0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CML电平学习笔记

CHANBAEK 来源:菜鸟EE的笔记 作者:菜鸟EE 2023-09-20 15:32 次阅读

1.基本原理

CML电路如图1 所示,输入部分为一射随器,假设T3管为N端,T4管为P端,当P大于N时即输入为高电平,反之为低电平。由于输入部分为射随器,输出端接收到高低电平的相位与输入端一致,当接收为高电平时,T5导通,其射极电位被钳位,导致T6截止,16mA电流均从T5流过,此时输出为低电平。输入为低时情况类似。可见,CML输入输出存在倒相的关系。

图片

图1

2.为什么CML电路差分输出需要一个16mA的电流源

差分放大电路使用一个电流源进行偏置,可以提高其共模抑制比,并且提供一个稳定的静态工作点(差分放大电路的具体分析另起一文)。电流源的大小影响的是输出电平的摆幅,而摆幅会影响传输的速率、距离以及电路的功耗,16mA应为综合考虑以上因素得到的一个标准(具体未考证)。

  1. 相关计算

一般资料中对CML电平输入输出相关参数的描述如下:假定CML 输出负载为一50Ω上拉电阻,直流耦合时,单端CML 输出信号的摆幅为Vcc ~ Vcc-0.4V。在这种情况下,差分输出信号摆幅为800mV,共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载,CML 输出共模电压变为Vcc-0.4V,单端CML 输出信号的摆幅为Vcc-0.2~Vcc-0.6V,差分信号摆幅仍为800mV。那么,以上数据是怎么来的呢?

直流耦合:

直流耦合时,差分对的电流回路如图2所示。输出差分对的直流、交流回路是一致的。首先对其进行静态分析,由于T1、T2参数对称,故16mA电流平均流过T1、T2,每个管流过8mA的电流,分到R1~R4四个电阻上,每个电阻流过的电流为4mA,所以直流耦合时的共模电压为:

图片

当有差模电压输入时,T1、T2只会导通一个(以T1导通为例),16mA电流由R1、R3一起提供,每个电阻提供8mA电流,因此单端摆幅为:

图片

图片

图2

由共模电压定义:

图片

设单端输出电压高电平为x,低电平为x-0.4,差分输出时一端为高另一端为低,则有:

图片

解得,x为VCC,单端电压变化范围为VCC~VCC-0.4。

那么,为什么差分摆幅为800mV呢?

当T1导通、T2截止时,VOUT-为VCC,VOUT+为VCC-0.4V,两者压差为400mv;当T2导通、T1截止时,VOUT+为VCC,VOUT-为VCC-0.4V,两者压差也为400mv,似乎差分摆幅也应该为400mv,实则不然。分析如下:

当T1导通、T2截止时,VOUT-为VCC,VOUT+为VCC-0.4V,此时为输出差分电压的低电平,其值为:

图片

当T2导通、T1截止时,VOUT+为VCC,VOUT-为VCC-0.4V,此时为输出差分电压的高电平,其值为:

图片

故差分摆幅为:

图片

交流耦合:

交流耦合时,T1、T2的电流回路如图3所示。首先进行静态分析,由于电容的隔直作用,R3、R4不能向T1、T2提供直流分量,所以16mA电流由R1、R2提供,流过每个电阻的电流为8mA,可得共模电压为:

图片

图片

图3

当有差模电压输入时,T1、T2只会导通一个(以T1导通为例),由于电容通交流,16mA电流由R1、R3一起提供,每个电阻提供8mA电流,因此单端摆幅为:

图片

单端电压的输出范围为VCC-0.2~VCC-0.6V,差分摆幅为800mV交流耦合时(以T1导通为例),16mA电流均流过T1一个管,但是输出电压最大为VCC-0.2,表示即使在T2截止,R2上也有电流流过,且流向只能时通过电容、R4、形成回路,这个电流应为应为电容放电过程产生的电流。

根据CML的电路分析,其输入输出电平为固定的,因此电平门限无需讨论。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电平
    +关注

    关注

    5

    文章

    338

    浏览量

    39565
  • 差分放大电路

    关注

    16

    文章

    126

    浏览量

    49501
  • CML
    CML
    +关注

    关注

    0

    文章

    26

    浏览量

    18951
  • 差模电压
    +关注

    关注

    0

    文章

    23

    浏览量

    8303
  • 射随器
    +关注

    关注

    0

    文章

    8

    浏览量

    8740
收藏 人收藏

    评论

    相关推荐

    LVDS、CML、LVPECL不同逻辑电平之间的互连(二)

    本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。 下面详细介绍第二部分:不同逻辑电平之间的互连。 1、LVPECL的互连 1.1、LVPECL到CML的连
    的头像 发表于 12-20 11:49 2.1w次阅读
    LVDS、<b class='flag-5'>CML</b>、LVPECL不同逻辑<b class='flag-5'>电平</b>之间的互连(二)

    浅谈LVDS、CML、LVPECL三种差分逻辑电平之间的互连

    本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长,分为两部分:第一部分是同种逻辑电平之间的互连,第二部分是不同种逻辑电平之间的互连。 下面详
    的头像 发表于 12-20 11:39 3.6w次阅读
    浅谈LVDS、<b class='flag-5'>CML</b>、LVPECL三种差分逻辑<b class='flag-5'>电平</b>之间的互连

    LVDS电平学习笔记

    LVDS电平是根据ANSI/EIA/TIA-644定义的一种电平标准,其标准定义的相关参数如下。
    的头像 发表于 09-20 15:29 958次阅读
    LVDS<b class='flag-5'>电平</b><b class='flag-5'>学习</b><b class='flag-5'>笔记</b>

    什么是CML电平#硬声新人计划

    fpga逻辑电平CML
    小鱼教你模数电
    发布于 :2021年11月25日 11:37:48

    比较器ADCMP606的CML输出只想用到CML的正极作为输出,负极接地可以吗?

    比较器ADCMP606是CML差分电平输出,这里我只想用到CML的正极作为输出,负极接地,请问这样做是否可行?
    发表于 10-19 09:26

    请问CML输出用到正极作为输出,负极接地可行吗?

    比较器ADCMP606是CML差分电平输出,这里我只想用到CML的正极作为输出,负极接地,请问这样做是否可行?
    发表于 10-22 09:54

    差分逻辑电平,LVDS、xECL、CML、HCSL/LPHCSL、TMDS等

    本篇主要介绍常用的差分逻辑电平,包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
    发表于 07-17 19:37

    ESP8266学习笔记相关资料下载

    ESP8266学习笔记(2020.12.12)文章目录*ESP8266学习笔记(2020.12.12)*一、USB转TTL模块1.1.USB转TTL模块介绍1.2.模块电源设计二
    发表于 12-13 08:09

    ADCMP606是CML差分电平输出,用到CML的正极作为输出,负极接地可以吗?

    比较器ADCMP606是CML差分电平输出,这里我只想用到CML的正极作为输出,负极接地,请问这样做是否可行?
    发表于 11-23 08:05

    为什么ADCMP580的输出CML电平采用负电平

    为什么ADCMP580的输出CML电平采用负电平,一般CML电平均使用VCC=3.3V等正电平
    发表于 12-19 06:34

    SN65CML100 1.5Gbps LVDS/LVPECL/CMLCML 转换器/中继器

    电子发烧友网为你提供TI(ti)SN65CML100相关产品参数、数据手册,更有SN65CML100的引脚图、接线图、封装手册、中文资料、英文资料,SN65CML100真值表,SN65CML
    发表于 10-16 10:08
    SN65<b class='flag-5'>CML</b>100 1.5Gbps LVDS/LVPECL/<b class='flag-5'>CML</b> 至 <b class='flag-5'>CML</b> 转换器/中继器

    LVDS和CML与LVPECL的同种差分逻辑电平之间的互连教程

    本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长,分为两部分:第一部分是同种逻辑电平之间的互连,第二部分是不同种逻辑电平之间的互连。
    发表于 01-07 16:30 36次下载
    LVDS和<b class='flag-5'>CML</b>与LVPECL的同种差分逻辑<b class='flag-5'>电平</b>之间的互连教程

    学习笔记二.矩阵按键

    #学习笔记二:GPIO的探索##1.在配置cubemx时,对gpio的配置有开漏输出和推挽输出两种方式,###这里有一篇文章(别人的文章)讲的很详细link戳这里跳转通俗来讲,推挽输出,可以输出
    发表于 12-20 19:42 0次下载
    <b class='flag-5'>学习</b><b class='flag-5'>笔记</b>二.矩阵按键

    ECL/PECL/LVPECL电平学习笔记

    LVPECL电平是常用的一种逻辑电平,大部分资料对该电平的描述为:由ECL电平发展而来,但是对其逻辑电平门限的确定、为什么要加一个偏置
    的头像 发表于 09-21 17:04 1837次阅读
    ECL/PECL/LVPECL<b class='flag-5'>电平</b><b class='flag-5'>学习</b><b class='flag-5'>笔记</b>

    信号完整性学习笔记CML

    CML即Current Mode Logic,也就是电流模式逻辑,CML电路主要靠电流驱动,可以说CML是所有高速数据接口形式中最简单的一种
    的头像 发表于 10-02 14:57 2103次阅读
    信号完整性<b class='flag-5'>学习</b><b class='flag-5'>笔记</b>之<b class='flag-5'>CML</b>