0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

有限状态机复合状态与历史机制是什么意思?

冬至配饺子 来源:数值模拟交流之林 作者:数值模拟交流之林 2023-08-03 15:23 次阅读

01

复合状态

复合状态是一个非常有用的工具,可以帮助分解和分组一些相关的状态( 复合状态的作用 ),它们可以对它们进行过渡,这将传播到所有子状态。复合状态必须满足某些格式良好的条件才能有效:

  • 复合状态必须具有初始状态(可视为默认端口)。
  • 从子项到子项的转换不能“跨越”复合状态的边界(使用输入/输出端口获得相同的效果)。

当走过指向复合状态的过渡时,将从复合的初始(默认)状态继续执行。

02

历史机制

历史机制将以复合状态存储最后一个活动状态,并在任何后续转换到相同复合状态时“恢复”其激活( 这就是历史机制的作用 )。此机制不会影响输入端口,输入端口的行为就像以前没有保存的历史记录一样( 历史机制的特点 )。

图片

在这个例子中,我们模拟了两个钟摆在每个时钟事件中切换,每 0.51 秒在两者之间交替一次。在 TicTac1 中,我们从状态“ Starter 1 ”开始,然后在“Tic 1”和“Tac 1”之间继续。然后我们跳到 TicTac2,继续“Starter 2”。在“Tic 2”和“Tac 2”之间跳跃0.51秒后,我们回到“TicTac1”。

然后,由于历史节点,我们记住上次访问的状态并直接进入它,在本例中为“Tic1”,Starter 1 不会重新激活。当返回到 TicTac2 时,由于没有历史记录状态,我们从“Starter 2”状态重新启动。

所有这些都可以在下面显示的模拟该状态图的计时图上看到。(一定要结合上面的话与下面的图)

图片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 信号处理器
    +关注

    关注

    1

    文章

    239

    浏览量

    25035
  • 有限状态机
    +关注

    关注

    0

    文章

    51

    浏览量

    10270
  • 状态机
    +关注

    关注

    2

    文章

    486

    浏览量

    27187
  • fsm
    fsm
    +关注

    关注

    0

    文章

    35

    浏览量

    12721
  • 逻辑控制器
    +关注

    关注

    0

    文章

    29

    浏览量

    9466
收藏 人收藏

    评论

    相关推荐

    FPGA有限状态机

    FPGA有限状态机
    发表于 09-08 08:45

    有限状态机有什么类型?

    在实际的应用中,根据有限状态机是否使用输入信号,设计人员经常将其分为Moore型有限状态机和Mealy型有限状态机两种类型。
    发表于 04-06 09:00

    MOORE型有限状态机的几种设计方法是什么

    MOORE型有限状态机的几种设计方法是什么VHDL设计MOORE型有限状态机时速度问题是什么
    发表于 05-07 06:01

    什么是有限状态机

    在嵌入式,机器人领域,由于多的复杂逻辑状态,我们编写程序的时候不得不考虑很多种情况,容易造成功能间的冲突。有限状态机(finite-state machine),简称状态机,是一种表示有限
    发表于 12-20 06:51

    有限状态机_FSM_的实现

    本文主要介绍了IP模块的有限状态机的实现。
    发表于 03-22 15:42 0次下载

    有限状态机FSM在PLD中的实现分析

    本文通过举例 利用VHDL 语言描述了不同模式的有限状态机 分析了有限状态机在 PLD 中综合的特点 。
    发表于 03-22 15:41 3次下载

    有限状态机的建模与优化设计

    本文提出一种优秀 、高效的 Verilog HDL 描述方式来进行有限状态机设计 介绍了 有限状态机的建模原则 并通过一个可综合的实例 验证了 该方法设计的有限状态机在面积和功耗上的优势。
    发表于 03-22 15:19 1次下载

    VHDL有限状态机设计-ST

    EDA的有限状态机,广义而言是指只要涉及触发器的电路,无论电路大小都可以归结为状态机有限状态机设计在学习EDA时是很重要的一章。
    发表于 06-08 16:46 3次下载

    有限状态机在嵌入式软件中的应用

    有限状态机在嵌入式软件中的应用,感兴趣的小伙伴们可以看看。
    发表于 07-26 10:43 27次下载

    如何使用FPGA实现序列检测有限状态机

    有限状态机是绝大部分控制电路的核心结构, 是表示有限状态以及在这些状态之间转移和动作等行为的数学模型。有限状态机是指输出取决于过去输入部分
    发表于 11-04 17:17 12次下载
    如何使用FPGA实现序列检测<b class='flag-5'>有限状态机</b>

    基于事件驱动的有限状态机介绍

      一、介绍 EFSM(event finite state machine,事件驱动型有限状态机),是一个基于事件驱动的有限状态机,主要应用于嵌入式设备的软件系统中。 EFSM的设计原则是:简单
    的头像 发表于 11-16 15:29 2080次阅读

    基于事件驱动的有限状态机介绍

    EFSM(event finite state machine,事件驱动型有限状态机),是一个基于事件驱动的有限状态机,主要应用于嵌入式设备的软件系统中。
    的头像 发表于 02-11 10:17 754次阅读

    一个基于事件驱动的有限状态机

    EFSM(event finite state machine,事件驱动型有限状态机),是一个基于事件驱动的有限状态机,主要应用于嵌入式设备的软件系统中。 EFSM的设计原则是:简单!EFSM的使用者只需要关心:
    的头像 发表于 08-30 09:28 494次阅读
    一个基于事件驱动的<b class='flag-5'>有限状态机</b>

    BGP有限状态机有哪几种状态

    BGP有限状态机共有六种状态,分别是Idle、Connect、Active、OpenSent、OpenConfirm和Established。
    的头像 发表于 10-07 14:56 1226次阅读

    有限状态机分割设计

    有限状态机分割设计,其实质就是一个状态机分割成多个状态机
    的头像 发表于 10-09 10:47 359次阅读