今天我们要介绍的时序分析概念是 min pulse width ,全称为最小脉冲宽度检查。这也是一种非常重要的timing arc check,经常用在时序器件或者memory上面。
一般情况下,由于cell本身有变异,rise和fall delay不相同,这样可能会造成时钟信号脉冲宽度减小。
如下图一个周期为1ns,duty cycle 为50%的clock信号
在经过一个buffer(rise delay: 0.05, fall delay:0.03)
clock信号波形变成如下图所示:
因此,可以知道,如果某个cell的rise delay大于fall delay,那么输出时钟的脉冲宽度要比输入时钟小。如果时钟信号经过一系列相同类型的单元,则时钟信号的脉冲宽度将会持续减小。如果小于某个最小宽度,可能会导致器件不能正常的捕获数据。
因此,在做timing分析时,我们是必须对cell的pin做min pulse width检查。通常有两类方法:
1) sdc里面定义
set_min_pulse_width 2.0 [get_clocks CK1]
2)library里面定义
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
时钟信号
+关注
关注
4文章
373浏览量
28062 -
时序分析器
+关注
关注
0文章
24浏览量
5225
发布评论请先 登录
相关推荐
Pulse Width Modulator circuits
Pulse Width Modulator circuits:Couple Notes:The ic used is a CMOS type MC14093a quad 2-input NAND
发表于 03-14 08:31
•1660次阅读
脉宽调制器工作在不同层次的频率和功耗-Pulse-Width
Abstract: Build a general-purpose pulse-width modulator using three op amps from a quad-op-amp
发表于 05-03 14:33
•539次阅读
脉宽调制器工作在不同层次的频率和功耗-Pulse-Width
Abstract: Build a general-purpose pulse-width modulator using three op amps from a quad-op-amp
发表于 05-06 10:51
•826次阅读
Pulse Width Modulation
Pulse Width Modulation.多种集合,符合热爱PCB绘图的学习者的胃口,喜欢的朋友下载来学习。
发表于 03-21 15:14
•0次下载
评论