芯动科技高性能计算“三件套”IP解决方案行业领先，满足新一代SoC带宽需求

数字化时代，数据存储、计算、传输和应用需求成为新的驱动力，云服务、高性能计算等高端芯片都离不开底层IP的加持，其中尤以DDR技术、Chiplet、高速 SerDes为重中之重。面向HPC常用的CPU/GPU/DPU/NPU等高算力SoC场景，芯动科技推出以高性能计算“三件套为核心的共性IP平台。

芯动高性能计算”三件套“包括全球顶尖的全系高端DDR系列、首个兼容UCIe标准的Innolink™ Chiplet系列、国内领先的SerDes（PCIe6/5）系列，可全栈式协助客户优化高性能计算、AI和图形应用等系统芯片SoC上严苛的性能、功耗和成本目标，极大提高了SoC研发效率，降低风险，为数字时代算力需求升级提供有力支持。

HPC IP “三件套”是芯动科技16年深耕高性能高可靠IP的最新成果，具有3大显著优势：一是性能高端，不管DDR、Serdes还是Chiplet，芯动的性能都是全球领先的，接口覆盖最全的；二是高端工艺验证，高端10nm/8nm/7nm/6nm/5nm/3nm都已开发验证完成并授权客户量产；三是跨平台，保证生产安全，芯动IP在台积电/三星/格芯/联华电子/英特尔/中芯国际/华力等各大主流代工厂均流片验证，已授权全球数十亿颗高端SoC芯片量产，可加快SoC开发并降低风险。

▲业界前沿的高性能计算“三件套”IP解决方案

打破内存墙全系高带宽DDR存储接口解决方案

在突破内存墙技术上，芯动拥有全球顶尖的全系高端DDR存储接口解决方案。不仅率先突破10Gbps，以先进工艺量产全球速率最快LPDDR5/5XComboIP；还首发了全球速度最高的GDDR6/6X Combo IP（PAM4-21Gbps)，同时兼容HBM3.0/HBM2e的Combo IP，运行速率高达7.2Gbps。所有高端DDR系列IP都可提供PHY和Controller整体解决方案，且都已经在先进工艺量产测试，全面支持JEDEC各种标准，在性能和稳定、尺寸和功耗、兼容更多协议、应用场景优化、易用和集成等方面均表现超群，可助力CPU/GPU/NPU高性能计算、汽车自动驾驶、移动终端等高性能应用性能突破。

突破单芯片性能极限兼容UCIeChiplet解决方案

针对时下热门的Chiplet技术，芯动首发国产跨工艺、跨封装的Chiplet连接解决方案-Innolink™ Chiplet，率先实现兼容UCIe两种规格（Innolink-B/C），助力芯片设计企业和系统厂商突破单晶粒制造极限及单一芯片性能瓶颈，已在先进工艺上成功量产。该方案不仅支持标准封装和先进封装，还可以支持短距PCB场景，在多种应用场景下，具备低延时、低功耗、高带宽密度以及超高性价比的优势。涵盖D2D、C2C、B2B等连接场景，提供封装设计、可靠性验证、信号完整性分析、DFT、热仿真、测试方案等全栈式服务。

▲Innolink™ChipletA/B/C实现方法

打通信息高速公路高速SerDes全套解决方案

芯动32/56/64G SerDes全套解决方案在速率、各种接口标准种类、硅验证覆盖率等重要指标上均已处于国际前沿，包含了PCIe6/5（向下兼容PCIe4/3/2）、USB3.2/3.0、SATA、XAUI、SATA、RapidIO、CXL2.0，最新112G SerDes也正在加紧开发中，高兼容、低成本、高性能、高可靠，提供一站式无忧集成，灵活定制Retimer 和Switch交换芯片，为5G通信、自动驾驶、人工智能、大数据存储、云计算、高性能图像媒体处理、万物互联等应用，打通了信息化高速公路！

是德科技大中华区市场总经理郑纪峰表示：是德科技与芯动合作多年，双方均致力于帮助客户克服端到端的挑战，是德科技提供基于磷化铟半导体工艺的高性能测试设备，从验证、一致性测试、到规格评估，全面推动芯动科技HPC IP “三件套”的技术创新，在高性能计算领域，助力开发者优化和提升下一代系统芯片的性能，加速产品上市。

芯动科技技术总监高专指出：芯动在高性能IP和芯片定制上钻研了16年，深谙芯片IP发展规律。芯动技术不仅性能高端，尤其是全系DDR技术、兼容UCIe的Chiplet、PCIe5.0/6.0等高性能计算“三件套”处于国际顶级，和全球知名厂商均有合作；而且在先进工艺上快人一步，一站式覆盖全球各大主流代工厂工艺节点，全球两大5nm工艺线认证的官方技术合作伙伴，拥有200次先进工艺流片和60亿颗高端SoC授权量产记录，是业界极富口碑的IP和定制服务老牌厂商。