博文 | USB 4 高速信号布局关键因子 (一 ) : Return Path
Return Path (回流路径)
以高频信号而言, 回流(retrun path) 将沿低阻抗路径走, 所以差动信号线参考的是临近的单一Ground plane
如此可以减少差动阻抗的改变及降低EMI的问题
Single Reference Plane
高速差动信号的走线需参考单一的Ground reference 而不是有断裂(Split)或是有捞空(Void) 的ground reference.
若Ground reference 是Split 或 Void 会造成下列问题：
Ø EMI ↟
Ø Signal propagation delay ↟
(Series Induction ↟)
ØSignal Integrity ↓(Jitter ↑, Signal Amplitude ↓)
Single Reference Plane –Stitching Capacitor
假使Split-Ground reference 无法避免, 其唯一改善之道是在此split-Ground 加一颗 Stitching Capacitor (缝合电容) , 其目的缩短高速信号的return path.
Stitching Capacitor ≤ 1uF
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
usb
+关注
关注
59文章
7437浏览量
258234
发布评论请先 登录
相关推荐
高速PCB信号走线的九大规则分别是什么？
在高速的 PCB 设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成 EMI 的泄漏。
高速ADC PCB布局布线技巧分享
，为了增加固有高频去耦电容，应使用紧密叠置的电源和接地层(间距≤4密尔)。此方法不会带来额外成本，只需花几分钟更新PCB制造笔记。
设计高速、高分辨率转换器布局时，很难照顾到所有的具体特性。每个应用都是独
发表于 12-20 06:10
PCB设计中的高速电路布局布线（上）
高速电路无疑是PCB设计中要求非常严苛的一部分，因为高速信号很容易被干扰，导致信号质量下降，所以在PCB设计的过程中就需要避免或降低这种情况的发生。 在具体的
高速信号pcb设计中的布局
对于高速信号，pcb的设计要求会更多，因为高速信号很容易收到其他外在因素的干扰，导致实际设计出来的东西和原本预期的效果相差很多。 所以在高速
关于高速串行信号隔直电容的PCB设计注意点
开来，从而达到保护信号完整性的目的。下面将详细介绍高速串行信号隔直电容的PCB设计注意事项。 1. 布局原则 在进行高速串行
什么是时序路径timing path呢？
今天我们要介绍的时序分析概念是 **时序路径** （Timing Path）。STA软件是基于timing path来分析timing的。
一文搞定PCB元器件的布局布线
不想在焊板时发现无法焊接，则需要注意元器件之间的摆放位置和考虑板边距离等因素;以及如果想要一块看上去好看又好调试的PCB板，就更加需要注重PCB的整体布局问题。这些都要提前做好规划，才能使PCB板达到
发表于 06-28 10:05
如何做一条合格的path？同一条path在物理设计不同阶段的变化
Delay值是多少才算合格呢？这一篇开始讲解路径(Path)的概念，以及衡量Path Delay是否合格的标准----建立时间(setup time)和保持时间(hold time)。
何为差分信号？差分信号的电平标准介绍
差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，比如PCIe、Ethernet、USB、HDMI等。
一文看懂THD布局要求
一、什么是THD？
THD指总谐波失真。谐波失真是指输出信号比输入信号多出的谐波成分。谐波失真是系统不完全线性造成的。所有附加谐波电平之和称为总谐波失真。总谐波失真与频率有关。一般说来
发表于 05-15 11:34
工商网监
评论