0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

虹科干货 | 使用JESD204串行接口高速桥接模拟和数字世界

虹科智能自动化 2022-05-24 16:42 次阅读

High-speed serial interface

JESD204

JESD204标准专用于通过串行接口传输转换器样本。2006年,JESD204标准支持单通道上的多个数据转换器。以下修订版本:A、B、C相继增加了支持多通道、确定性延迟、错误检测和纠正等功能,并不断提高通道速率。JESD204的应用十分广泛,包括电信(无线、波束赋形、5G),航空航天(卫星通信、成像)和其他使用告诉ADCDAC的行业。

1

JESD204的发展历史

2006年,转换器分辨率和速度的提高推动了对用于处理转换器数据的高效串行接口的需求。JESD204A增加了对多通道和链路的使用以实现通道/器件同步。JESD204B允许单独的时钟驱动系统设备并引入确定性延迟。在8b10b编码下,建议的最大速度增加到12.5Gbps。JESD204C将通道速率提高到32Gbps,并改为使用CRC和FEC的64b66b编码。新的JESD204D目前正在开发中,该版本将使用带有RS-FEC的PAM 4将通道速率提高到116G。

e0ba55d8-da9f-11ec-b80f-dac502259ad0.png

2

转换器面向数据的框架

01 JESD输入参数数据

•M - 每个链接的转换器

• S - 每个转换器的样本

• N - 每个样本的位数(分辨率)

• CS - 每个样本的控制位

• N' - 样本容器 N' >= N+CS

02 JESD成帧参数

• L - 每个链路的通道

• F - 每通道帧中的8位字节

• K - MultiFrame (204B) 中的帧

• E - 扩展多块中的多块 (204C)

• HD - 高密度(允许样品拆分)

• CF - 控制帧(帧末尾的 CS)

e0ead212-da9f-11ec-b80f-dac502259ad0.png

转换器样本连续组合成一个帧,然后跨通道拆分

e1466e9c-da9f-11ec-b80f-dac502259ad0.png

3

确定性延迟

JESD204B中引入的确定性延迟允许系统在整个复位、上电周期以及重新初始化事件中保持恒定的系统延迟。在大多数情况下,这是通过提供一个系统参考信号 (SYSREF) 来实现的,该信号在发送器和接收器之间建立一个公共时序参考,并允许系统补偿任何延迟可变性或不确定性。

e179db88-da9f-11ec-b80f-dac502259ad0.png

4

主要陷阱和隐患

围绕JESD204标准进行系统设计的主要陷阱和隐患将涉及子类1中的系统时钟,其中确定性延迟是通过使用SYSREF实现的,SYSREF的生成和在不同系统条件下的利用也很关键。选择正确的帧格式和SYSREF类型来匹配系统时钟的稳定性和链路延迟十分具有挑战性。

规范对处理CRC和FEC的比特顺序并不总是很清楚,技术图纸与真值表不匹配,这种差异会导致不同的实现方式,造成不兼容问题。虹科合作伙伴Comcores已经采取了措施来防止这些陷阱和隐患,如位的交换。如果需要这方面的技术支持,欢迎联系虹科技工程师

为什么选择

虹科JESD204 IP?

/ Comcores

虹科Comcores JESD204 IP已在所有主要代工厂和低至5nm的工艺中进行了多次流片。此外,该JESD IP已通过与所有主要数据转换器和SerDes/PHY的互操作性测试,从而实现了高度兼容的设计。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换器
    +关注

    关注

    27

    文章

    8280

    浏览量

    143387
  • 模拟
    +关注

    关注

    7

    文章

    1414

    浏览量

    83701
收藏 人收藏

    评论

    相关推荐

    一种连接数据转换器和逻辑器件的高速串行接口JESD204介绍

    JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率(
    的头像 发表于 04-19 16:20 628次阅读

    抓住JESD204B接口功能的关键问题

    JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优
    的头像 发表于 03-26 08:22 432次阅读
    抓住<b class='flag-5'>JESD204</b>B<b class='flag-5'>接口</b>功能的关键问题

    ESD204B接口建立同步链路的三个阶段

    JESD204B标准提供一种将一个或多个数据转换器与数字信号处理器件接口的方法(通常是ADC或DAC与FPGA接口),相比于通常的并行数据传输,这是一种更
    发表于 03-20 11:33 299次阅读
    <b class='flag-5'>ESD204</b>B<b class='flag-5'>接口</b>建立同步链路的三个阶段

    JESD204B的常见疑问解答

    问:什么是8b/10b编码,为什么JESD204B接口需使用这种编码? 答:无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰,因为很有可能会传输大量相反的1或0数据。通过串行
    发表于 01-03 06:35

    AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?

    目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将AD9683
    发表于 12-15 07:14

    ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决?

    使用AD9680时遇到一个问题,AD9680采样率为1Gsps,JESD204B IP核的GTX参考时钟为250MHz,参数L=4,F=2,K=32,线速率为10Gbps,使用的为SYSREF
    发表于 12-12 08:03

    AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的?

    AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的
    发表于 12-04 07:27

    调试AD9136遇到的问题求解

    大佬好,小弟最近在调试AD9136芯片,遇到一个问题,如下: 1.我使用的是9136模式11,单链路模式,使用一个JESD204+一个JESD204 PHY,我将JESD204的tx_charisk
    发表于 12-04 07:14

    AD9680和AD9690支持的jesd204最小通道线率是多少?

    在AD9680和AD9690数据手册上,写着它们[size=200%]支持的最小通道线率是3125Mbps,但是在JESD204B标准手册写着最小通道线率是312.5Mbps。 我疑惑这是数据手册的错误,还是AD9680和AD9690这两款芯片支持的最低通道线率确实时3125Mbps
    发表于 12-01 07:57

    JESD204B链路传输的影响因素

    作者:Ian Beavers,ADI公司应用工程师 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准,它提供更高的通道速率最大值(每通道高达
    发表于 11-28 14:24 0次下载
    <b class='flag-5'>JESD204</b>B链路传输的影响因素

    JESD204B规范的传输层介绍

    电子发烧友网站提供《JESD204B规范的传输层介绍.pdf》资料免费下载
    发表于 11-28 10:43 0次下载
    <b class='flag-5'>JESD204</b>B规范的传输层介绍

    LogiCORE IP JESD204内核概述

    LogiCORE IP JESD204内核实现了一个JESD204B接口,使用GTX、GTH、GTP或GTY(仅限UltraScale和UltraScale+)收发器在1至8个通道上支持1至12.5
    的头像 发表于 10-16 10:57 511次阅读
    LogiCORE IP <b class='flag-5'>JESD204</b>内核概述

    一种基于JESD204B的射频信号高速采集系统

    电子发烧友网站提供《一种基于JESD204B的射频信号高速采集系统.pdf》资料免费下载
    发表于 09-14 11:14 1次下载
    一种基于<b class='flag-5'>JESD204</b>B的射频信号<b class='flag-5'>高速</b>采集系统

    支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ

    AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board),它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。
    的头像 发表于 09-13 09:20 1155次阅读
    支持<b class='flag-5'>jesd204</b>b协议<b class='flag-5'>高速</b>DAC芯片AD9144-FMC-EBZ

    JESD204B链路中断时的基本调试技巧

    本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
    的头像 发表于 07-10 16:32 1197次阅读
    <b class='flag-5'>JESD204</b>B链路中断时的基本调试技巧