Cadence 汪晓煜：内外赋能，开拓边际，驾驭未来-电子发烧友网

在中国集成电路设计业（ICCAD）2021年会暨无锡集成电路产业创新发展高峰论坛（ICCAD 2021）上，Cadence（楷登电子）公司中国区总经理汪晓煜以《生生不息，智以驭器 – 开拓EDA 无尽边际》为题进行了主题演讲。

5G 通信、超大规模计算、人工智能/机器学习、自动驾驶汽车和工业物联网等新兴领域为半导体行业带来了更大的指数级增长潜力。汪晓煜表示，上述新兴应用带来的海量数据处理需求推动了半导体行业继续强劲增长，2020 年至 2025 年间半导体产业年均复合增长率将达到 10.5%，展望即将到来的 2022 年，随着全球疫情逐渐得到控制，数字经济、元宇宙等大趋势继续激发市场繁荣。“今年持续的缺芯潮，很生动地给全社会上了一堂教育课——那就是半导体究竟有多重要。所有这些应用都离不开超大规模计算，它是所有应用的基础。”

“这些驱动力背后的核心共同点都是数据，可以说数据正在推动着半导体复兴时代。”他指出，“从整个数字经济链条来看，数据中心、服务器、存内计算、大数据等应用带来了海量的数据处理需求，过去两年产生的数据是当前总数据量的 90%。虽然每年有大量数据产生，但是可能仅有 2% 的数据会被分析，还有大量数据未被开发，无法转型为企业的核心资产。如何把这些数据有效利用起来，提高数据分析能力和效益，对半导体行业提出了很多的挑战，诸如高密度的存储、高带宽额传输、高性能的计算等，才能保证数据能够真正被利用。”

超大规模计算、人工智能催生新变革

正是如此，数字经济下超大规模计算催生了半导体行业的新变革，对芯片设计架构、EDA 工具、IP 开发和制造等都带来了很多挑战和创新的要求。

汪晓煜引用统计数据指出，2020 年全球超大规模数据中心资本支出达到 1200 亿美元，到今年 6 月份，全球范围内超大规模数据中心一共有 659 家，而 5 年前的 2016 年仅有不到 300 家。除了数量增长，数据中心在不断升级换代，这一领域的资本支出对推动半导体计算领域的创新，尤其是对大规模的算力芯片提出了更高的要求。

例如数据循环中端到端，推动计算连接、存储、封装等领域的技术创新，软件定义，推动定制芯片、先进工艺节点、支持最新协议的 IP 核、先进封装和多物理场等领域的技术演进，以及跨计算、网络、内存、存储和软件的集成等方面的系统级优化。

在此趋势下，汪晓煜认为，人工智能来到“春山可望”的阶段。未来人工智能将逐渐转移到边缘计算，因为市场对数据的安全性、隐私性越来越重视，放到云端处理会产生很多担忧，例如无人驾驶把大量数据放在云端处理，一方面会产生很大的功耗，挤压带宽，另一方面在云端处理完全不太可能达到真正的实时决策需求。“因此我们预计越来越多的人工智能，尤其在推理芯片的应用将在边缘端得到普及。预计到 2030 年，70~80% 的数据将在边缘端进行处理。”

除了外部驱动力，半导体行业也有内生动力往前发展。随着摩尔定律不断演进，先进工艺不断升级，在超越摩尔的领域，先进封装驱动着行业发展。同时，设计和验证的复杂度越来越高，有越来越多的 IP 模块需要提升。“更重要的是，中国有大量的初创公司，再加上系统公司、互联网公司开始自研芯片，采用先进工艺设计的项目越来越多，这些都推动着行业的发展。”汪晓煜指出。

IC设计新时代，将人工智能和机器学习引入 EDA

种种外部和内部因素驱动下，使 EDA 行业迎来了更大的产业机遇和挑战。

“EDA 和 IP 工具在设计行业中的作用越来越重要，如何去帮助客户的产品取得成功，Cadence 希望通过全面、智能、灵活的工具来助力客户更快地开发出产品。”汪晓煜说，“每年公司将 40% 的营收投入研发以实现更多创新，2021 年一共推出了 13 款新的产品，其中就包括明星产品—百亿门级的硬件加速仿真器 Palladium Z2；利用机器学习开发出来的，针对大规模SoC和后端实现优化的Cerebrus Intelligent ；首款高容量 Integrity 3D-IC 平台等等。”

他以 Cerebrus 为例介绍了将机器学习引入 EDA 是如何优化数字实现流程的。Cerebrus 带来了 RTL-to-GDS 全流程自动优化，包括 Genus Synthesis Solution 综合解决方案、Innovus Implementation System 设计实现系统、Tempus Timing Signoff Solution 时序签核解决方案中的数十步流程，与手动开发流程相比，开发速度和 PPA 结果都得到极大的提升，这就是全机器学习赋能的自动化芯片设计流程的优势所在。他提到，应用 Xcelium(ML) 可提高多达 10 倍的回归测试（Regression）效率，这对验证来说至关重要。

此外应用机器学习还有一大好处是帮助设计工程师大幅提升设计效率，应对国内企业普遍面临人才短缺的难题也非常关键。

后摩尔时代，3D-IC 整体解决方案至关重要

在先进封装领域对 EDA 的要求也越来越高。汪晓煜表示，随着摩尔定律放缓，晶体管数量和 Die 尺寸之间的矛盾达到极限，单芯片向模块化、SoC 成为新的演变方向。根据不同功能/应用，优化选择不同的工艺节点也是一种可行路径，先进封装，如2.5D、3D封装和 Chiplet 也是一种明智选择。但Chiplet 等 3D IC 技术面临的一大挑战是信号完整性，封装中的不同 Die、不同晶圆代工厂或工艺节点，系统级考虑和规划，以及热学、机械学上的影响等。随之而来的就是相关 EDA 平台解决方案必不可少。

“现在业内有许多不同的途径来实现 3D-IC，不过我认为只有无需介质的芯片堆叠能够实现真正意义上的超越摩尔。”他解释，“无需介质也就意味着连线可以更短，功耗也可以随之降低，进而提升性能额带宽，封装成本也会更低，良率得到显著提升。这样一来产品竞争力就上去了。”

整体的解决方案将有助于应对这一挑战。Cadence 拥有完整的先进封装平台，PCB 设计集成，支持芯片设计和实现以及系统分析。得益于分布式并行计算技术和创新算法，Cadence 推出多物理场平台，在不影响精度的情况下提供显著的性能优势。从电磁场仿真工具到热求解器，再到通过收购 Numeca 及 Pointwise拓展的计算流体动力（CFD）等，Cadence 提供了端到端的仿真流程，从预处理、网格划分、解算、优化到后处理。

“Cadence 的 Integrity 3D-IC 平台就可以在面向超大规模计算、消费电子、5G 通信、移动和汽车应用，通过独一无二的系统规划功能，集成电热和静态时序分析 (STA)，以及物理验证流程，助力实现速度更快、质量更高的 3D 设计收敛。因此我们认为该平台是一款划时代的产品，是业界第一款真正意义上的一体化 3D-IC 设计开发平台。” 汪晓煜强调。

Cadence 基于以上洞察和对未来发展的预见，精准确立涵盖卓越设计、系统创新和普适智能的智能系统设计策略：以卓越设计为基础，由核心 EDA 和 IP 组成；基于一流的计算引擎，将此扩展至更广阔的系统创新，包括系统分析、射频系统设计和嵌入式软件等；最后一层是普适智能，应用 AI 和算法知识，进一步改进 EDA 产品。Cadence 致力于为业界提供一流的技术引擎，帮助广大客户实现最好的 PPA，以及最快的设计效率，建立自己的差异化优势从而取得更大的市场成功。