UVM中的uvm_do宏简析

uvm_do宏及其变体提供了创建、随机化和发送transaction items或者sequence的方法。

`uvm_do

`uvm_do宏将uvm_sequence或uvm_sequence_item类型的变量作为参数。使用factory创建一个对象并赋值给指定的变量。

当driver从sequencer中请求一个uvm_sequence_item时，该uvm_sequence_item被随机化并提供给driver。

class simple_seq_do extends uvm_sequence #(simple_item); 
...//ConstructorandUVMautomationmacros


virtual task body(); 
  `uvm_do(req) 
endtask : body 
endclass : simple_seq_do

上面的例子中，simple_seq_do的body使用uvm_do宏，发送了一个类型为simple_item的数据项。

类似地，下面的例子声明了一个sequence（simple_seq_sub_seqs），使用`uvm_do来执行前面定义的simple_seq_do类型的sequence。

class simple_seq_sub_seqs extends uvm_sequence #(simple_item); 
... // Constructor and UVM automation macros 
simple_seq_do seq_do; 
virtual task body(); 
`uvm_do(seq_do) 
endtask : body 
endclass : simple_seq_sub_seqs

`uvm_do_with

`uvm_do_with宏与`uvm_do类似。

第一个参数是从uvm_sequence_item派生出来的变量，包括uvm_sequence_item或者uvm_sequence 。

第 二 个 参 数 可 以 是 任 何 有 效 的inline constraints。

在下面的例子中，sequence产生两个数据项，对addr和data的值有特定的约束。

class simple_seq_do_with extends uvm_sequence #(simple_item);
...//ConstructorandUVMautomationmacros
virtual task body();
  `uvm_do_with(req, { req.addr == 16'h0120; req.data == 16'h0444; } )
  `uvm_do_with(req, { req.addr == 16'h0124; req.data == 16'h0666; } )
endtask : body
endclass : simple_seq_do_with

如果约束条件只是用来将发送数据设置为特定的值，可以用用户定义的任务来代替宏。

class simple_seq_do_with extends uvm_sequence #(simple_item);


 task do_rw(int addr, int data);
   item= simple_item::create("item",,get_full_name());
   item.addr.rand_mode(0);
   item.data.rand_mode(0);
   item.addr = addr;
   item.data = data;


   start_item(item);
   randomize(item);
   finish_item(item);
 endtask


virtual task body();
 repeat (num_trans)
   do_rw($urandom(),$urandom());
endtask
...
endclass : simple_seq_do_with

审核编辑：刘清