一本Verilog HDL代码对应电路的书，助你快速编写可综合模型

有很多朋友在后台咨询怎么在编写Verilog HDL代码的同时“脑中有电路”，今天推荐一本图书《Verilog HDL综合实用教程》（英文-Verilog HDL Synthesis A Practical Primer (J. Bhasker) ），我们先看下这本书的定位：

迅速开始编写可综合的Verilog模型。

获悉哪些语言结构可用于综合，这些结构如何映射成硬件，以得到所期望的逻辑电路。

学习如何避免功能的不匹配。

立即开始使用许多常用的硬件元件模型，或针对应用稍作修改后为己所用。

作者也是一位大佬：

J.Bhasker 是IEEE PAR 1364.1 Verilog Synthesis Interoperability Working Group(Verilog SIWG)的主席，该组织致力于建立用于RTL综合的Verilog标准化子集。他是贝尔实验室所开发的ArchSyn综合系统的主要设计者之一。他曾为AT&T和Lucent的许多设计师讲授Verilog HDL语言和Verilog HDL综合课程。他还著有另外一本畅销书“A Verilog HDL Primer”（文末也会提供）。

就不过多的进行介绍了，主要是内容我给大家截几张图片看下：

书中基本所有的代码都有相应的电路，这种从代码到电路的映射，会逐渐在你脑海里形成一个“习惯”，以后你再写代码的时候会逐渐在脑海中有这种电路。

审核编辑 ：李倩