set_input_delay中-add_delay的作用简析

在设置input_delay时，我们经常会使用下面的方式：

set_input_delay-clockclk-min2[get_portsdata_in]
set_input_delay-clockclk-max4[get_portsdata_in]

但有时也会在后面增加一个-add_delay的参数：

set_input_delay-clockclk-max2.1[get_portsdata_in]
set_input_delay-clockclk-max1.9[get_portsdata_in]-clock_fall-add_delay
set_input_delay-clockclk-min0.9[get_portsdata_in]
set_input_delay-clockclk-min1.1[get_portsdata_in]-clock_fall-add_delay

在默认情况下，一个port只需要一个min和max的dealy值，如果我们设置两次，那么第二次设置的值会覆盖第一次的值：下面的第一行就无效了。

set_input_delay-clockclk-max2.1[get_portsdata_in]
set_input_delay-clockclk-max2.5[get_portsdata_in]

但如果是加了-add_delay参数，就可以多个约束同时存在：

set_input_delay-clockclk-max2.1[get_portsdata_in]
set_input_delay-clockclk-max2.5[get_portsdata_in]-add_delay

但其实，第一行也是无效的，因此2.5比2.1要大，如果满足2.5了，那一定满足2.1。

因此，-add_delay参数一般都是用于双沿采样的场景：

set_input_delay-clockclk-max2.1[get_portsdata_in]
set_input_delay-clockclk-max1.9[get_portsdata_in]-clock_fall-add_delay

如果不增加-add_delay参数，那么第二条会覆盖第一条约束，那么上升沿的约束就没有了。

在UG903中，也有下面的描述：

AddDelayInputDelayCommandOption
The-add_delayoptionmustbeusedif:
•Amax(ormin)inputdelayconstraintexists,and
•Youwanttospecifyasecondmax(ormin)inputdelayconstraintonthesameport.
Thisoptioniscommonlyusedtoconstrainaninputportrelativetomorethanoneclock
edge,as,forexample,DDRinterface

审核编辑：刘清