新思科技携手英伟达，加速计算光刻进入“iPhone时刻”-电子发烧友网

数十年来，为制造工艺制作掩模一直是半导体制造中的重要环节。随着我们转向采用5nm、3nm甚至2nm等更先进的工艺节点，缩短计算光刻耗时可帮助半导体制造公司高效地制造芯片。作为该领域的先锋企业，新思科技拥有先进的技术，能够在超级计算机等领域加快分布式处理速度。

例如，新思科技最近与NVIDIA（英伟达）合作，在NVIDIA cuLitho软件库上运行新思科技的Proteus 光学邻近效应修正（OPC）软件，这提供了另一种强大的方法来加快这类任务在GPU上的处理速度，将耗时从几周缩短到几天。

这意味着，在越来越先进的工艺节点上开发芯片时，通过使用这些解决方案，代工厂和客户可以大幅缩短耗时。NVIDIA先进技术事业部副总裁Vivek Singh表示：“随着AI和机器学习等应用的发展，市场对小尺寸、高密度芯片的需求日益增长，光刻工艺需要大幅提速，才能跟上创新节奏。目前，巨大的计算工作负荷每年都需要消耗数百亿小时的CPU计算时间。通过与新思科技协作，我们提高了这类计算工作负荷的处理速度，从而助力打造新的光刻解决方案，让半导体技术的未来发展更可期。”

本文将进一步介绍为什么此次合作对半导体行业扩展来说是个利好消息，尤其是对于需要尺寸更小、性能更高的应用。

什么是计算光刻？

在半导体制造过程中，光刻技术决定着芯片晶体管的尺寸。类似于在摄影中将底片上的图像曝光到相纸上一样，光刻工艺利用光在硅晶圆上生成表示芯片设计的图案。

随着晶体管尺寸缩小，光刻工艺必须变得更加精准，才能更准确地将图案从光掩模转印到晶圆上。在尺寸非常小时，特征彼此距离更近，通常无法清晰准确地将掩模图案刻到晶圆上。光漫射会影响分辨率，导致图案模糊或失真。例如，L形图案可能实际上包含从周边突出的其他线条或形状。但是在尺寸非常小时，这些形状可能无法在光刻过程中刻印到晶圆上，从而可能导致芯片的重要元件出现遗漏。

▲OPC/ILT掩模，其中绿线表示在硅片上刻蚀简单方形触点所需的掩模特征轮廓。这个例子说明了计算光刻算法的复杂性。

计算光刻的作用就是补偿因衍射或光学、抗蚀剂和蚀刻邻近效应而导致的任何图像误差。借助OPC软件，开发者可以利用算法和数学方法以及大量仿真工作来操控光线，从而实现计算光刻过程。这个过程涉及到利用各种各样的“假设”场景来找到正确的配置，以尽可能地提高转印图案的准确性。例如，在光线周围投射一些精心挑选的合适伪影，比如可以操控光线的衬线，可以在晶圆上生成更接近原始掩模的图案。

为什么提高计算速度

对掩模综合至关重要

随着摩尔定律放缓，半导体行业正在接近物理极限，新的工艺和技术应运而生，为持续创新提供支持。纳米级工艺最终将被埃米级工艺取代，从而打造出尺寸更小、密度更高的芯片。在这种尺寸级别下，对计算光刻的要求只会更高。

计算光刻是一项资源密集型工作，通常需要大量数据中心来处理相关计算和仿真运行。这一过程可能需要很长的时间，即使是使用最强大的计算机也是如此。与此同时，开发者希望在芯片上封装更多的晶体管，这进一步增加了光刻的挑战，计算工作负荷也是只增不减。计算光刻的仿真环节是该过程中最耗时的部分之一。光刻过程中每个步骤的详细模型都需要进行仿真。全芯片应用中可能有数百万个Tile，因此必须具有超快的掩模合成计算速度。

为了实现所需的性能提升，cuLitho已集成到新思科技Proteus全芯片掩模合成解决方案和Proteus ILT逆光刻技术，并进行了优化，可在新一代NVIDIA Hopper 架构GPU上运行。Proteus掩模合成解决方案执行全芯片邻近校正，构建校正模型并分析校正和未校正的IC布局图案的邻近效应。Proteus ILT解决方案使用逆成像技术来解决先进技术节点上具有挑战性的最佳邻近效应，帮助确定合适的掩模形状以将设计意图印制在硅片上。

传统配置需要40,000个CPU系统，而在cuLitho平台上运行的Proteus解决方案仅需要500个NVIDIA DGX H100节能型GPU系统。计算光刻工艺的所有部分都可以并行运行，减少所需功耗并且运行时间从数周缩短到数天。除了减少数据中心对环境的影响外，该解决方案还可以加快仿真运行，从而缩短上市时间并提高芯片的结果质量。

提高芯片密度

和良率的方法

从智能音响到自动驾驶汽车，开发者的巧思才智为人们的日常生活创造了丰富多样的特色产品。而每一次创新浪潮的兴起都离不开半导体和半导体制造技术的进步。

提高光刻工艺的计算性能是一项重大成就。同样，工艺其他方面仍有很多改进的机会，例如掩模合成中的建模。人工智能正在迅速成为芯片设计的主流技术，大胆想象一下，如果人工智能可以帮助开发更好的掩模模型，进一步缩短芯片的耗时并提高质量又将如何呢？电子行业的集体智慧是无穷的，必将会引领我们推动下一代芯片发展，抵达数智时代的芯片未来。