0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

共创计划确保可靠ASIC设计

CEVA 来源:未知 2023-03-11 00:45 次阅读

在本文中,我想谈谈我们CEVA和Intrinsix如何就OEM和半导体进行协作,以找到进行交钥匙ASIC设计或无线子系统设计的可靠路径。

举例来说,想象一下您可能想要为无线智能扬声器或智能家庭娱乐系统构建的SoC类型。该系统的核心是音频管线,支持控制命令语音处理,并可通过Wi-Fi蓝牙连接技术实现无线连接,其中BT连接可用于远程控制或音频流式传输。我们还提供用于蓝牙和WiFi的片上射频总体结构图如下所示:

9a219138-bf62-11ed-bfe3-dac502259ad0.jpg

ASIC设计共创阶段I – 规划

规划从详细讨论产品需求开始。智能扬声器通常会配备多个麦克风,支持自动回声消除和音频波束成型,以放大整个房间的语音命令。无线耳塞可能只需一个或两个麦克风,并且依靠骨传导来接收语音命令,而非波束成型。

对于蓝牙,您想仅使用BLE还是想通过双模式来支持较旧的设备或更丰富的音频?对于Wi-Fi,向后兼容性可解决大多数问题,但您可能需要考虑蓝牙和Wi-Fi之间的干扰(2.4GHz)。我们有解决这一问题的共存解决方案。集成射频收发机也需要仔细规划。

对于IP选择,CEVA是无线、音频、人工智能和运动感应嵌入式解决方案的市场领导者,可解决此应用的IP 需求。

对于其他功能和参数目标,我们会讨论设计和IP替代方案以及相关取舍。讨论将涵盖应用控制、外部接口(如果有的话)以及安全启动、配置和无线更新的安全性(CEVA还提供嵌入式安全信任根解决方案)。在此阶段,我们应该设定功率、性能和服务质量(带宽和延迟)目标。如果您有自有IP或计划使用商业IP,则我们需要讨论IP与总体目标的匹配程度。所有重要预期都应在这一阶段敲定。然后,我们将构建、审核并商定最终架构结构图和需求列表。

我们的方法高度重视验证,以确保我们能够准确地按您的预期提供解决方案,并且方案能够在第一批硅片样品上正常运行。因此,我们将与您密切合作,以制定、审核和签署全面的需求规范。其中应包括用例和操作模式,以及驱动这些用例和模式的软件,还有预期的异常行为。需求必须涵盖参数行为和功能。

一旦架构和需求得到充分定义,我们将构建详细的项目时间表和成本分析,并纳入人力、IP、工具和其他因素。我们将通过一系列完整文档向您展示这些内容,从验证计划和设计规范,到DFT以及ASIC设计的实施计划。我们还将讨论软件注意事项。

CEVA为其许多IP提供广泛的软件解决方案,例如无线协议堆栈、音频堆栈和用于AI产品的CNN/DNN堆栈。这些内容将在规划讨论中介绍,并在报告中予以详细说明,以帮助您了解如何将现有软件集成到目标硬件中。

无线子系统的规划过程与SoC计划的规划过程基本相似,除了这里的客户端还必须在子系统上提供SoC约束(例如可用时钟、重置、电源控制平面图约束等)。

共创 – 规划阶段以外

共创项目的其余部分遵循标准ASIC设计或子系统设计流程,装配、验证和实施之间具有显著的并行性。射频和混合信号集成需要专业技能。

在整个过程中,我们会更新进展并邀请您讨论当前设计情况。在RTL开发过程中,客户将为我们提供测试软件,以证明关键用例的需求已得到满足。如果他们运行FPGA仿真以进行自己的软件开发,他们将在仿真就绪的RTL衰减可用时使用这些RTL衰减。对于ASIC设计,我们定期向客户提供最新进展,从物理设计前时序收敛到物理设计后时序收敛及完全签核。

我们过往的表现是我们的品质保证

CEVA和Intrinsix将验证和严密的项目计划放在我们所有工作的第一位,这些构成我们对您的承诺。35年来,我们一直按时、按规格地向领先的系统和半导体公司交付设计和子系统。我们合作的大部分客户来自国防、医疗及其他领域,他们对流程和产品可靠性的要求非常高。我们与这些客户共同开发的流程和专业知识已经融入到我们“第一次就把事情做好”的文化理念中,正如您在我们的验证和项目管理规范中所看到的那样。

我们设计的ASIC范围广泛,从智能扬声器到无线环绕音响,从智能电源工具到智能手术仪器,从医疗植入体到可穿戴和智能健康设备,从物联网微控制器到生物指纹传感器。其中许多应用目前都在批量生产中。

我们基于DSP的IP解决方案包括移动、物联网和基础设施中的5G基带处理平台、任何摄像头设备的高级成像和计算机视觉平台、多个物联网市场的音频/语音/声音和超低功耗始终开启/传感应用平台。

我们提供传感器技术,并为耳穿戴设备、可穿戴设备、AR/VR、PC、机器人、远程控制和物联网等市场提供广泛的传感器融合软件和惯性测量装置(IMU)解决方案。对于无线物联网,我们的蓝牙(低功耗和双模)、Wi-Fi 4/5/6 (802.11n/ac/ax)、超宽带(UWB)、NB-IoT和GNSS平台是业内广泛授权的连接平台。

我们在IP和ASIC设计交付方面的综合专业知识为您保驾护航,CEVA和Intrinsix无疑是您下一款突破性产品的正确选择。

联系CEVA,了解我们如何帮助您进行共创规划。

识别右侧二维码

立即了解

CEVA更多信息

9a32685a-bf62-11ed-bfe3-dac502259ad0.png  

本文作者:Mark Beal, Chief Technical Officer at Intrinsix, subsidiary of CEVA


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    544

    文章

    7685

    浏览量

    344376
  • 蓝牙
    +关注

    关注

    112

    文章

    5430

    浏览量

    165664
  • CEVA
    +关注

    关注

    1

    文章

    175

    浏览量

    75540

原文标题:共创计划确保可靠ASIC设计

文章出处:【微信号:CEVA-IP,微信公众号:CEVA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    中国首个长城汽车产品共创理念发布 打造共创生态新潮流

    2024年3月7日,长城汽车携哈弗猛龙冈仁波齐共创套件、山海炮联名TJM版宿营车概念版,以及长城炮火弹龙弹、黑弹,坦克赛博骑士、风林铁骑,高山行政加长共创版等共创车型及产品参展第24届深圳国际定制改装汽车展览会
    的头像 发表于 03-08 09:51 166次阅读

    如何确保IGBT的产品可靠

    在当今的半导体市场,公司成功的两个重要因素是产品质量和可靠性。而这两者是相互关联的,可靠性体现为在产品预期寿命内的长期质量表现。任何制造商要想维续经营,必须确保产品达到或超过基本的质量标准和
    的头像 发表于 01-25 10:21 1072次阅读
    如何<b class='flag-5'>确保</b>IGBT的产品<b class='flag-5'>可靠</b>性

    到底什么是ASIC和FPGA?

    ASIC(专用集成电路) GPU的并行算力能力很强,但是它也有缺点,就是功耗高,体积大,价格贵。 进入21世纪后,算力需求呈现两个显著趋势: 一,算力的使用场景,开始细分; 二,用户对算力性能
    发表于 01-23 19:08

    Elfboard\"自创一派\" 共创社活动 --- Elfboard开发板初识1.0

    以下文章来源于嵌入式AI杂谈 ,作者努力的佬瑞 本篇文章来源于ElfBoard的首批共创官oo,感谢分享! ElfBoard精心构筑的嵌入式技术应用社群“自创一派”共创社,已成立了半月有余。在这
    发表于 01-04 10:25

    为你的AI芯片从FPGA走向ASIC

    从一种架构转移到FPGA——这几乎是这个领域的一个强制性步骤——然后转移到生产ASIC是一个不平凡的旅程。但是如果你提前计划,这不一定是一次冒险。
    发表于 11-23 10:36 212次阅读
    为你的AI芯片从FPGA走向<b class='flag-5'>ASIC</b>?

    如何确保储能系统的输出平稳与可靠

    如何确保电网在负荷快速波动的情况下仍然能够运行在一个稳定的输出水平,避免给用户造成冲击,通过高隔离DC/DC模块确保系统供电的可靠性,高精度模拟量采集模块实时检测电网电压、电流波动。光伏微电网系统
    的头像 发表于 10-20 08:25 537次阅读
    如何<b class='flag-5'>确保</b>储能系统的输出平稳与<b class='flag-5'>可靠</b>?

    使用Brocade Gen 7 SAN确保应用程序性能和可靠

    电子发烧友网站提供《使用Brocade Gen 7 SAN确保应用程序性能和可靠性.pdf》资料免费下载
    发表于 09-01 10:51 0次下载
    使用Brocade Gen 7 SAN<b class='flag-5'>确保</b>应用程序性能和<b class='flag-5'>可靠</b>性

    光模块兼容性:确保通信系统的互操作性和可靠

    在现代通信系统中,光模块作为重要的传输组件,其兼容性对于确保通信系统的互操作性和可靠性至关重要。光模块的兼容性涉及到多个方面,包括物理接口、协议和性能等。本文将探讨光模块兼容性的重要性以及如何确保光模块在通信系统中的良好兼容性。
    的头像 发表于 08-22 16:20 466次阅读
    光模块兼容性:<b class='flag-5'>确保</b>通信系统的互操作性和<b class='flag-5'>可靠</b>性

    中科曙光与百度飞桨共同发起飞桨+文心大模型硬件生态共创计划

    近日,WAVE SUMMIT 2023深度学习开发者大会在北京举行。会上,中科曙光与百度飞桨宣布共同发起飞桨+文心大模型硬件生态共创计划。双方将共同在中科曙光硬件上实现飞桨+文心大模型的紧密适配
    的头像 发表于 08-22 09:47 1290次阅读

    天数智芯与百度联合发起飞桨+文心大模型硬件生态共创计划

    生态共创计划,天数智芯作为重要合作伙伴参与此次发布仪式。 飞桨+ 文心大模型硬件生态共创计划发布仪式 天数智芯是国内首家实现通用GPU量产的硬科技企业,公司天垓、智铠两大系列通用GPU
    的头像 发表于 08-17 22:15 925次阅读
    天数智芯与百度联合发起飞桨+文心大模型硬件生态<b class='flag-5'>共创</b><b class='flag-5'>计划</b>

    壁仞科技与百度联合发起飞桨+文心大模型硬件生态共创计划

    8月16日, 壁仞科技在Wave Summit 2023深度学习开发者大会上正式宣布与百度联合发起飞桨+文心大模型硬件生态共创计划 。双方将共同推进在壁仞科技壁砺系列通用GPU产品
    发表于 08-17 10:52 253次阅读
    壁仞科技与百度联合发起飞桨+文心大模型硬件生态<b class='flag-5'>共创</b><b class='flag-5'>计划</b>

    DMC4040SSD可降低MOSFET损耗 确保可靠运行

    电子发烧友网站提供《DMC4040SSD可降低MOSFET损耗 确保可靠运行.pdf》资料免费下载
    发表于 07-25 16:07 0次下载
    DMC4040SSD可降低MOSFET损耗 <b class='flag-5'>确保</b><b class='flag-5'>可靠</b>运行

    什么是ASIC设计?使用HDL和SystemC代码生成进行ASIC设计

    ASIC 设计是开发复杂电子系统的过程。该系统可制造成特殊用途的半导体设备,通常用于大批量应用或具有严格的功耗、性能和尺寸限制的应用。ASIC 系统设计人员使用高级语言并通过仿真和可视化来开发和评估算法。
    的头像 发表于 07-20 10:29 575次阅读
    什么是<b class='flag-5'>ASIC</b>设计?使用HDL和SystemC代码生成进行<b class='flag-5'>ASIC</b>设计

    一文读懂ASIC芯片

    在集成电路界ASIC被认为是一种为专门目的而设计的集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求,ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、
    的头像 发表于 06-19 11:07 4025次阅读

    什么是ASICASIC中的“特定应用”是什么意思?

    没有关于 ASIC 确切含义的官方声明,而且许多电子专业人士可能并不总是就 ASIC 到底是什么或特定组件是否应归类为 ASIC 达成一致。
    发表于 06-15 09:41 405次阅读
    什么是<b class='flag-5'>ASIC</b>?<b class='flag-5'>ASIC</b>中的“特定应用”是什么意思?