0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用MAX9382的锁相环应用

星星科技指导员 来源:ADI 作者:ADI 2023-02-23 17:52 次阅读

本应用笔记讨论了影响锁相环(PLL)死区和抖动性能的鉴频鉴相器特性。在采用电荷泵环路滤波器设计的PLL中,提供最短持续时间的鉴相器输出脉冲几乎消除了PLL死区行为和相关锁相环抖动。

锁相环在电信行业中广泛用于倍频、数据提取和重新定时。这些锁相环的一种常见实现方式是使用基于电荷泵的环路滤波器设计。MAX9382为相位/频率检测器,专门设计用于基于电荷泵的环路滤波器。MAX9382的关键参数之一是保证最短的短脉冲持续时间,消除了通常与电荷泵为基础的环路滤波器设计相关的死区行为。

MAX9382在两个输出端将输入相位差转换为一系列可变宽度脉冲。这些输出是控制环路滤波器电荷泵所需的“上行”和“下行”信号。当两个输入频率不同时,MAX9382充当频率检测器,输出的时间平均值是输入频率差的函数。这种行为大大提高了锁定带外信号的环路能力。图1所示为MAX9382的示意图。图2所示为MAX9382输出端的平均(DC)值与输入相位差的函数关系。公式1、2和3显示了输入频率相等(环路锁定条件)和输入处于不同频率(环路失锁)时的相位/频率检波器传递函数。

poYBAGP3NzeAFwm7AAANxoUG9Ng054.gif


图1.MAX9382相位/频率检测器

pYYBAGP3NziAHS5YAAAflhJhdxg311.gif


图2.MAX9382相位/频率检测器的理想响应

基于电荷泵的环路滤波器

典型的电荷泵和无源环路滤波器配置如图3所示。这种布置使用匹配的电流源和吸收以及开关,将电流引导到环路滤波器和环路滤波器中流出。鉴相器输入端的相位差在鉴相器“向上”和“向下”输出上产生不同的脉冲宽度,导致环路滤波器电压按指示向上或向下泵送。在锁定条件下,鉴相器在电荷泵的两个输入端上显示一系列相等的最短持续时间脉冲。等式4和5给出了电荷泵滤波器和滤波器网络阻抗的传递函数。

pYYBAGP3NzmACBkCAAAUcJUp5vs965.gif


图3.电荷泵和环路滤波器原理图

完整的锁相环 (PLL)

图4所示为一个完整的锁相环,包括鉴相器、电荷泵、环路滤波器、VCO和反馈分频器(如果需要)。等式6给出了基本的环路传递函数。公式7显示了锁定条件的完整环路传递函数。等式1至7是使用各种环路元件的线性响应得出的,没有考虑鉴相器和电荷泵的采样特性。

pYYBAGP3NzqAJZ62AAAMBu6kRMA275.gif


图4.锁相环的基本要素。

锁相环抖动和频率响应

消除死区行为

基于电荷泵的环路滤波器布置的一个潜在缺点是滤波器输入可以响应的最小脉冲宽度。锁定时的典型鉴相器输出条件是“向上”和“向下”输出上的一系列非常短的脉冲。如果这些脉冲太窄,环路滤波器无法“看到”,那么结果将是关于零相位的环路死区特性。这种死区行为随后会导致相位偏移和锁定时输出抖动增加。一些系统采用故意的相位偏移来偏置鉴相器输出,使其远离该区域。MAX9382通过在“上”和“下”输出上提供明确定义的最小短脉冲宽度来防止此类行为。图5所示为VCO信号(V)领先于基准输入信号(R)时的MAX9382输入和输出时序。这种情况在向上 (U) 输出上产生一系列短脉冲,在向下 (D) 输出上产生较长的脉冲。上脉冲和下脉冲之间的持续时间差是V和R输入转换之间所需的时序差。

poYBAGP3NzuAdpO_AAALMqaIGOw840.gif


图5.MAX9382输入和输出时序具有V前导R。

防止死区行为所需的最小脉冲宽度值主要由电荷泵最小输入脉冲宽度和鉴相器输出上升和下降特性决定。公式8中给出的表达式可用于计算所需最小脉冲宽度的近似值。MAX9382规定保证最小输出脉冲宽度为370ps,保证最大输出上升/下降时间为190ps。 使用公式8计算环路滤波器的指定最小输入脉冲宽度,得到360ps的数字。最小输入脉冲宽度小于此值的滤波器都可以与MAX9382配合使用,产生不具有死区特性的环路。

图6说明了最小脉冲宽度过短对环路相位响应(约为零)的影响。图中显示了两个响应,两个响应都是针对一个要求输入脉冲宽度为200ps的环路滤波器,该滤波器的输出上升和下降时间为100ps,以190MHz的频率运行。第一个响应是由最小输出短脉冲宽度为零ps的鉴相器产生的响应。第二幅图为具有足够短脉冲宽度的鉴相器(本例采用MAX9382图为370ps)。

poYBAGP3NzyANijlAAAWW4pk3zU455.gif


图6.具有370ps和0.0ps短脉冲宽度的鉴相器的环路死区比较。

最大工作频率

MAX9382数据资料给出的最大典型频率为450MHz,可用输入相位范围为±π。特定应用中的最大工作频率由器件内部传播延迟和所需的可用输入相位范围决定。内部复位脉冲用于控制最小输出脉冲宽度。如果在接收到下一个有效输入边沿时该脉冲处于活动状态,则鉴相器电路将错过输入边沿。该复位脉冲的持续时间在MAX9382数据资料中没有直接规定,但其有效值可以从输入到输出的传播延迟中推导出来。例如,当“V”输入领先于“R”输入时,当“D”输出的下降沿与“V”输入的上升沿重合时,就会达到输入相位范围限制。当“R”领先“V”时,“R”输入和“U”输出之间也会发生类似的情况。公式9给出了“V”领先“R”时最大输入相位的表达式。图 7 在时序图中对此进行了说明。类似的表达式和图形适用于“R”领先“V”的情况。

pYYBAGP3Nz2AJ813AAAOS8jwE1U743.gif


图7.显示最大可用相位限制的器件时序特性。

图7的时序图显示了最大相位条件下的输入和输出波形。输入相位超前的任何进一步增加都将导致“V”输入上的下一个上升沿被忽略,输出被复位至差分低电平状态。然后,鉴相器将响应以下输入上升沿作为前导波形。在图7的示例中,以下边沿将位于“R”输入端,鉴相器响应将为“R”前导“V”的响应。

方程式列表

等式1、2和3相位/频率检测器在输入处于相同频率(锁定条件)和不同频率(fV> fR和 fV< fR分别)。

pYYBAGP3Nz-AS47MAAAEUywOcy0926.gif

其中:

Output= 鉴相器输出

KP = 鉴相器增益

ΘR = 施加(参考)信号的相位

ΘV = 反馈信号的相位

其中:

KF = 频率检测器增益

fR = 施加(参考)信号的频率

fV = 反馈信号的频率

等式4和5 电荷泵和环路滤波器传递函数。

其中:

OUT = 滤波器输出

A = 增益(跨导)

ZFILTER = 滤波器网络的阻抗

ΔT/T = (上)和(下)输入的占空比

其中:

T1、T2、T3 = 与环路滤波器组件相关的时间常数

公式6 基本环路传递函数

其中:

FOUT = 环路输出

R = 环路输入

n = 反馈分频器比

K1 = 鉴相器转移增益

K0 = VCO 传输增益

A = 电荷泵增益

F(s) = 环路滤波器传递函数

S = JΩ

公式7 带环路锁定的全环路传递函数

公式8 防止死区行为所需的最小脉冲宽度的近似值。

其中:

脉冲最小值 = 鉴相器输出所需的最小脉冲宽度

tF = 鉴相器输出下降时间(20% 至 80%)

tR = 鉴相器输出上升时间(20% 至 80%)

tL = 最小环路滤波器输入脉冲宽度

公式9 最大可用输入相位范围是工作频率和鉴相器传播延迟的函数。

其中:

ΘMAX = 最大可用输入相位

tpRD = 从 R 输入到 D 输出的传播延迟。

F0 = 工作频率。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 滤波器
    +关注

    关注

    158

    文章

    7331

    浏览量

    174780
  • 检测器
    +关注

    关注

    1

    文章

    811

    浏览量

    47291
  • pll
    pll
    +关注

    关注

    6

    文章

    740

    浏览量

    134572
收藏 人收藏

    评论

    相关推荐

    锁相环知识

    本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑   锁相环PLL原理与应用  第一部分:锁相环基本原理  一、锁相环基本组成  二、鉴相器(PD)  三
    发表于 12-21 17:35

    数字锁相环设计步骤

    本文按照数字锁相环设计的步骤,采用手把手的方式讲述设计过程和原理,旨在给数字锁相环初次设计者提供一个思路,缩短开发的时间。 有关数字锁相环的帖子不断出现,但大多没有讲述其原理。翻开有关锁相环
    发表于 01-12 15:29

    锁相环

    锁相环仿真,可以参考一下!
    发表于 08-13 09:11

    锁相环程序设计思路

    那个对讲机的锁相环的程序怎么写?是基于STM32单片机的,锁相环芯片使用的是LMX2337
    发表于 04-09 08:18

    锁相环仿真

    请问锁相环仿真用什么软件好,我们需要用到ADF4110VOC选择MAX2606
    发表于 06-27 15:57

    PVA0865AF-LF锁相环

    `可编程锁相环(PLL)解决方案有多种尺寸和类型可供选择。 PLL以整数N或小数N形式提供同时根据带宽利用无源或有源环路滤波器。 可以通过3线串行接口对其进行快速编程同时提供非常低的杂散抑制和较小
    发表于 04-03 17:00

    SFS11000Y-LF锁相环

    信号源的任何应用的理想选择,并且利用微带或陶瓷谐振器拓扑结构可提供出色的相位噪声性能。测试仪器雷达系统SFS10500H-LF锁相环SFS10625H-LF锁相环SFS10640H-LF锁相环
    发表于 04-03 17:05

    MCU锁相环的相关资料分享

    在使用K60的过程中发现自己pllinit()不清楚,才发觉自己锁相环的概念还不懂,so,赶紧补补……锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制
    发表于 11-04 08:57

    PLL(锁相环)电路原理是什么?

    PLL(锁相环)电路原理是什么?
    发表于 01-21 07:03

    LabVIEW锁相环(PLL)

    LabVIEW锁相环(PLL) 锁相环是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的,在比较的过程中,锁相环
    发表于 05-31 19:58

    锁相环如何进行锁相呢?

    听说锁相环可以倍频,倍频时输入输出频率都不一样,如何锁相呢?
    发表于 04-24 10:14

    模拟锁相环与数字锁相环的主要区别在哪里?

    模拟锁相环与数字锁相环的主要区别在哪里?
    发表于 04-24 10:48

    MAX9382, MAX9383 pdf datasheet

    The MAX9382/MAX9383 are high-speed PECL/ECL phase-frequency detectors designed for use
    发表于 02-21 15:12 22次下载

    MAX9382锁相环中的应用

    MAX9382锁相环中的应用 该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中,通过产生具有最小脉宽的鉴相输
    发表于 01-11 17:54 1021次阅读
    <b class='flag-5'>MAX9382</b>在<b class='flag-5'>锁相环</b>中的应用

    使用MAX9382锁相环应用

    发表于 11-17 12:42 0次下载
    使用<b class='flag-5'>MAX9382</b>的<b class='flag-5'>锁相环</b>应用