MCU芯片的Memory Bist设计实战(一）
SRAM的MBIST测试结构如下：
SRAM的MBIST测试波形：
SRAM BIST电路完成插入后，需要做一个formal check，保证Mbist插入后，logic function不发生错误改变。Formal check需要注意常量设置，具体参见知识星球的详细解释。
此处分享2个经典问题：
定位1：
通过trace TDO信号，一直追踪到SRAM的Q端，发现Q端数据输出是X态，通过分析发现本质上还是时钟问题，什么问题呢？
就是SRAM MBIST_CLK延时下来刚好和SRAM测试地址TADDR的跳变完全对齐了，造成了SRAM的memory model的建立/保持时间违例，SRAM model在timing违例情况下Q端输出为X态。下文具体内容请移步知识星球查看。
欢迎加入【全栈芯片工程师】知识星球，手把手教你设计MCU、图像传感器、ISP图像处理，从算法、前端、DFT到后端全流程设计。
实战MCU+ISP图像处理芯片版图
实战ISP图像算法效果
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
462文章
53534浏览量
458946 -
mcu
+关注
关注
147文章
18604浏览量
386757 -
图像传感器
+关注
关注
68文章
2051浏览量
131909
原文标题：MCU芯片的Memory Bist设计实战(一）
文章出处：【微信号：全栈芯片工程师，微信公众号：全栈芯片工程师】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
基于BIST利用ORCA结构测试FPGA逻辑单元的方法
利用FPGA可重复编程的特性，通过脱机配置，建立BIST逻辑，即使由于线路被操作系统的重新配置而令BIST结构消失，可测性也可实现。本文给出一种基于BIST利用ORCA（Optimiz
为什么S32K344运行Bist_Run（BIST_SAFETYBOOT_CFG）进入Hardfault？
1. 为什么S32K344运行 Bist_Run（BIST_SAFETYBOOT_CFG） 进入 Hardfault？
2. 我正在使用备用 RAM 来存储数据，这会影响 BIST 吗？
发表于 04-07 07:02
DFT和BIST在SoC设计中的应用
。但是对质量没有把握的芯片能够交付使用吗?这些问题的答案对产品的成功非常重要。 为了确保一定的测试覆盖率以及尽可能缩短产品测试时间， 图3：DFT分析、BIST扫描和边界扫描应该与新的SoC集成电路
发表于 12-15 09:53
数字BIST的基本原则
引言大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用
发表于 07-19 06:18
S32K BIST当sw调用api Bist_Run() 以启动bist时，mcu重置了怎么处理？
我们现在正在评估 S32K BIST 功能，当 sw 调用 apiBist_Run() 以启动 bist 时，但 mcu 重置。它发生在 Bist
发表于 04-14 07:09
基于LFSR优化的BIST低功耗设计
在BIST（内建自测试）过程中，线性反馈移位寄存器作为测试矢量生成器，为保障故障覆盖率，会产生很长的测试矢量，从而消耗了大量功耗。在分析BIST结构和功耗模型的基础上，针
发表于 12-23 15:35
•0次下载
Memory芯片的测试资料详细说明
本文档的主要内容详细介绍的是Memory芯片的测试资料详细说明包括了：Memory芯片的重要性，Memory类型和结构特点，
发表于 11-30 08:00
•0次下载
安全芯片的守护神：BIST机制的深度解析
写在前面：在安全芯片的设计与验证过程中，工程师常会遇到一个关键概念——BIST（Built-InSelf-Test，内置自检测）。初次接触这一术语时，许多人容易将其简单理解为“
边聊安全 | 安全芯片的守护神：BIST机制的深度解析
BIST机制的深度解析写在前面：在安全芯片的设计与验证过程中，工程师常会遇到一个关键概念——BIST（Built-InSelf-Test，内置自检测）。初次接触这
工商网监
评论