0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

数字锁相环基础知识

FPGA研究院 来源:鲜枣课堂 2023-01-31 16:31 次阅读
锁相环的一些概念
1、捕获、锁定与跟踪的概念
捕获,是指从输入信号加到锁相环输入端开始开始,一直到环路达到锁定的全过程。
锁相环的锁定是指锁相环的输出频率等于输入频率,而输出信号的相位跟随输入信号的变化而变化。
跟踪是指锁相环锁定后的状态,一旦锁相环进入锁定状态,若输入信号产生了相位的变化,环路就调整压控振荡器的控制电压使得其输出信号的相位跟随输入信号的相位变化,即保持恒定的稳态相位差。这种状态称为跟踪或同步状态。
2、捕获时间和稳态相差
捕获时间是指捕获过程所需的时间。捕获时间的大小不仅与环路参数有关,而且与起始状态有关。
当环路进入同步状态之后,环内被控振荡器的振荡器频率已经等于输入信号的频率,两者之间只差一个固定的相位。这个相位差称为稳态相差。反过来说,若稳态相差为一个常数或等于0,则说明环路处于锁定状态。
3、相位捕获和频率捕获
“相位捕获”指在捕获过程中,相位没有经过2π的周期跳跃就能进入的锁定状态,即捕获过程小于一个2π周期的捕获过程称为相位捕获,又称快捕获。“频率捕获”指捕获经历一个以上的频率周期的捕获过程。即意味着环路的输入信号频率与输出信号频率在开始捕获前相差至少一个周期。一般来说,一个锁相环从捕获到锁定都要经历从频率捕获到相位捕获两个过程。
如下图的快捕范围就是快捕带,只有相位捕获,因此收敛较快,而除快捕范围的捕获带则首先要进行频率捕获,然后才是相位捕获。频率捕获相对来说是一个慢的过程,因此收敛较慢。
4、捕获带和同步带
捕获带是指保证环路必然进入锁定的最大固有频差值。换句话说,就是在保证环路不出现稳定的差拍状态所允许的最大固有频差值。
一旦环路进入锁定状态,系统就处于跟踪状态。随着输入信号的频率和相位的变化,环路应该始终能跟踪其变化,但一旦输入信号的频率与被控压控振荡器的自由振荡器频率相差太多,环路就会失去跟踪能力,这种状态称为“失锁”。
同步带是指系统保持同步的最大固有频差值
5、最大频率阶跃范围
描述PLL对于稳定工作状态的动态限制。环路初始处于锁定状态,当输入信号的频率发生阶跃变化的幅度在失锁带的范围之内,环路能够保持锁定。然而,当输入信号的频率发生阶跃变化的幅度超出失锁带的范围,环路不能保持锁定,输出信号无法跟踪输入参考信号。当然,通过缓慢的捕获过程,环路可再次入锁。

024ed646-9789-11ed-bfe3-dac502259ad0.png

鉴相器
025a9738-9789-11ed-bfe3-dac502259ad0.png
关于鉴频器介绍一下2种鉴频器:
鉴频器1,二象限反正切函数,
优点:最准确的鉴相方法,实际相位差异位于-90°至+90°的范围之内时,该鉴相器的工作保持线性,并且其输出的鉴相结果与信号幅值无关。
缺点:需要进行反正切求值,因而它也是计算量最大的一种。
鉴频器2
026287f4-9789-11ed-bfe3-dac502259ad0.png
优点:计算量小, 适合纯逻辑实现
缺点:鉴频近似准确,鉴相结果与成正比,并且与信号幅值有关 环路滤波器 和 频率可变振荡器 与锁频环一样,不在重复叙述
Matlab 程序
在锁频环的程序基础上添加锁相环,设定前面500ms是锁频环工作,将频率快速的拉到接近的范围,然后切换到锁相环,期间在1s的时候频率突变10Hz,在2s的时候突变30Hz,在3s的时候突变100Hz,来理解快捕范围,频率阶跃、捕获带等这些概念。为了显示更加清楚,这里就不加码元信息
format long g; clc;clear all;close all SampleClk = 4.1e6; PointNum = SampleClk*5;IF = 1e6- 240 ; Carr_cos(1:SampleClk) = cos(2*pi*(IF/SampleClk).*[1:SampleClk] + 0);Carr_sin(1:SampleClk) = sin(2*pi*(IF/SampleClk).*[1:SampleClk] + 0);IF = IF + 10;Carr_cos(1+SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[SampleClk+1:PointNum] + 0);Carr_sin(1+SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[SampleClk+1:PointNum] + 0);IF = IF + 30;Carr_cos(1+2*SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[2*SampleClk+1:PointNum] + 0);Carr_sin(1+2*SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[2*SampleClk+1:PointNum] + 0);IF = IF + 100;Carr_cos(1+3*SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[3*SampleClk+1:PointNum] + 0);Carr_sin(1+3*SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[3*SampleClk+1:PointNum] + 0); signal0 = Carr_cos +j*Carr_sin;data = awgn(signal0,-5,'measured'); n = SampleClk/1000; num=1000;a=rand(1,num);a(a>0.5)=1;a(a<=0.5)=-1; % for m = 1 1000% data(m*n+1:(m + 1)*n) = a(m)*data(m*n+1:(m + 1)*n);% end fc = 1e6;n = SampleClk/1000; nf = floor(length(data)/n); FAccCarReg0 = 0;PAccCarReg0 = 0;frame = 0; FLL_BL = 100;PLL_BL = 20;tc1 = 1/1000;k1 = 1; [d0,d1] = Fil2ndPara(k1,FLL_BL,tc1);[c0,c1] = Fil2ndPara(k1,PLL_BL,tc1); df(1:nf) = 0;df1(1:nf) = 0; PQaccu = 0;PIaccu = 0; fll = 0;pll = 0;carr_accu = 0; counter = 1; init_carr_freq = fc; for frame = 1 : nf % frame carr_freq = init_carr_freq + fll + pll; for clk = 0 : n-1 %clk carr_accu = rem(carr_accu,1); cosine = cos(2*pi*(carr_accu)); sine = sin(2*pi*(carr_accu)); baseband = (data(((frame-1)*n+clk+1))).*(cosine -j*sine); PI_clk = real(baseband); PQ_clk = imag(baseband); PQaccu = PQaccu + PQ_clk; PIaccu = PIaccu + PI_clk; carr_accu = carr_accu + carr_freq/SampleClk; end PQ(frame) = PQaccu; PI(frame) = PIaccu; if PI(frame) == 0 PI(frame) = 0.0000001; end PQaccu = 0; PIaccu = 0; if frame <5  fll = 0; pll = 0; elseif(frame <500 ) df(frame) = FrqErr(PI,PQ,frame); [fll,FAccCarReg0] = Fil2nd(d0,d1,FAccCarReg0,df(frame)); else df1(frame) = PhaErr(PI,PQ,frame); [pll,PAccCarReg0] = Fil2nd(c0,c1,PAccCarReg0,df1(frame)); end fll_frame(frame) = fll + pll; end figure(1)plot(fll_frame); figure(4)plot(PI);hold onplot(PQ);hold on figure(5)plot(atan(PQ./PI))

从频率跟踪图可以明显的看出在500ms锁频环转锁相环的时候,误差频率很小,因此处于快捕带,只需要对相位进行捕获,收敛很快。在1s的时候,频率突变10Hz,环路仍然保持锁定,很快便调整到了正确的频率,因此10Hz属于最大阶跃范围内,2s的时候,频率突变30Hz,很明显的频率出现了震荡,这就是失锁了,但仍处于捕获带内,因此花了一点时间又重新锁定到正确的频率上,最后,频率突变100Hz,则直接跳出了捕获带之外,无法重新锁定了。 从I/Q幅度图以及鉴相值可以看出在500ms和1s的时候,相位没有出现2*pi的翻转,而在2s的时候出现了多次的2pi的翻转,这也印证了最开始介绍锁相环的概念中的 频率捕获和相位捕获的内容。IQ幅度图:

026b951a-9789-11ed-bfe3-dac502259ad0.png

鉴相值图:

0274eb1a-9789-11ed-bfe3-dac502259ad0.png


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    551

    浏览量

    87249
  • 鉴频器
    +关注

    关注

    1

    文章

    27

    浏览量

    32901

原文标题:FPGA学习-数字锁相环

文章出处:【微信号:FPGA研究院,微信公众号:FPGA研究院】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    锁相环和鉴相器的电路原理和结构?

    请问在电子电路中锁相环和鉴相器的电路结构是什么样的?它是如何实现此电路功能的?可否详细解释一下?
    发表于 02-29 22:34

    关于ADF4372锁相环输出幅度问题求解

    本人在使用ADF4372芯片时,运用RF16输出口,锁相环正常锁定,但是输出幅度只有-28dbm,这是为什么,请求解答谢谢。没有在VDDX1加7.4nH电感。
    发表于 01-03 07:39

    数字锁相环技术原理

    数字锁相环(DigitalPhase-LockedLoop,简称DPLL)是一种基于反馈控制的技术,用于实现精确的时序控制和相位同步。通过相位比较、频率差计算、频率控制、滤波和循环控制,它能够完成
    的头像 发表于 01-02 17:20 1140次阅读
    <b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>技术原理

    AD9779内部锁相环无法锁定怎么解决?

    外部参考时钟为90MHz,需要的到一个110MHz的中频信号,因此使用AD9779内部锁相环,进行8倍插值处理。reg01配置为11001000,reg8配置为01111100,reg9配置为
    发表于 12-04 08:29

    基于VHDL的全数字锁相环的设计

    电子发烧友网站提供《基于VHDL的全数字锁相环的设计.pdf》资料免费下载
    发表于 11-10 09:47 0次下载
    基于VHDL的全<b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>的设计

    DDS+PLL可编程全数字锁相环设计

    在现代数字通信中, 数据传输中一个很重要的问题就是同步问题。而同步系统中的核心技 术就是锁相环锁相环有模拟锁相环、模拟ö数字混合环、全
    发表于 11-09 08:31 1次下载
    DDS+PLL可编程全<b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>设计

    频繁地开关锁相环芯片的电源会对锁相环有何影响?

    频繁地开关锁相环芯片的电源会对锁相环有何影响? 锁相环(PLL)是一种被广泛应用在现代电子技术中的集成电路,它是一种反馈控制系统,可以将输入信号和本地参考信号同步。锁相环可用于电子时钟
    的头像 发表于 10-30 10:16 298次阅读

    应用于数字锁相环的NCO设计

    电子发烧友网站提供《应用于数字锁相环的NCO设计.pdf》资料免费下载
    发表于 10-26 10:33 1次下载
    应用于<b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>的NCO设计

    锁相环怎么选型,1MHz以下的自动频率跟踪应该选择哪种?

    关于锁相环怎么选型,1MHz以下的自动频率跟踪,应该选择哪种锁相环比较好?
    发表于 10-08 08:00

    锁相环电路设计与讲解!

    我有一个锁相环电路的pcb板和proteus仿真电路。
    发表于 10-04 07:58

    pll锁相环倍频的原理

    pll锁相环倍频的原理  PLL锁相环倍频是一种重要的时钟信号处理技术,广泛应用于数字系统、通信系统、计算机等领域,具有高可靠性、高精度、快速跟踪等优点。PLL锁相环倍频的原理涉及到
    的头像 发表于 09-02 14:59 1727次阅读

    什么是锁相环 锁相环的组成 锁相环选型原则有哪些呢?

    大家都知道锁相环很重要,它是基石,锁相环决定了收发系统的基础指标,那么如此重要的锁相环选型原则有哪些呢?
    的头像 发表于 08-01 09:37 2332次阅读
    什么是<b class='flag-5'>锁相环</b> <b class='flag-5'>锁相环</b>的组成 <b class='flag-5'>锁相环</b>选型原则有哪些呢?

    锁相环设计与仿真的基本知识

    锁相环:在通信领域中,锁相环是一种利用反馈控制原理实现的频率及相位同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。
    的头像 发表于 06-30 15:53 3170次阅读
    <b class='flag-5'>锁相环</b>设计与仿真的基本<b class='flag-5'>知识</b>

    FPGA零基础学习之Vivado-锁相环使用教程

    及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。本次带来Vivado系列,锁相环使用教程。话不多
    发表于 06-14 18:09

    请教大神单相并网逆变器可以不使用锁相环吗?

    请教大神单相并网逆变器可以不使用锁相环吗?
    发表于 05-06 16:31